集成电路特征线宽不断减小的趋势和MEMS技术制备三维微结构的要求,都需要通过采用适当的方法对电子束光刻技术中由电子的散射引起的邻近效应进行补偿,以获得足够的图形精度,但由于电子束光刻技术实验成本高,耗时长,因此需要采用计算机技术对电子束光刻过程中产生的邻近效应进行校正、实现电子束光刻图形的仿真,以节约时间消耗,降低实验成本。本学位论文对电子束光刻技术制造集成电路掩模和在MEMS制造三维微结构中的邻近效应校正问题进行了较全面的研究。论文的主要工作集中于二维电子束光刻的邻近效应校正技术的研究、三维电子束光刻仿真模型的建立、三维邻近效应校正技术算法研究和并行化。主要工作概括如下:1.集成电路掩模制造过程中的邻近效应校正技术研究在制备集成电路掩模的二维电子束光刻技术中,针对电子束光刻邻近效应校正技术研究中存在的计算时间、空间代价高的问题,采用CDF函数、最大矩形和顶点矩形替换的方法、大像点近似等多种方法综合解决邻近效应的校正,加快校正速度,获得了良好的二维邻近效应校正效果。2.三维仿真模型的建立与三维邻近效应校正技术MEMS技术中需要应用电子束光刻技术制备三维微结构,针对电子束光刻三维仿真的问题,首先研究了厚层抗蚀剂深度方向上的能量沉积变化规律,然后建立了分层的三维能量沉积分布模型,实现了对电子束光刻的三维仿真,并在分层模型基础上实现了对电子束光刻三维邻近效应的校正。实验表明采用分层计算的方法建立的电子束光刻三维能量沉积模型能较为准确的模拟获得的三维微结构并能够获得较好的三维邻近效应的校正效果。3.三维邻近效应校正并行算法的研究针对三维邻近效应校正过程中时间消耗长和内存消耗大的问题,提出了并行的三维邻近效应的校正算法,采用并行计算和合理的分割技术计算三维情况下的能量沉积密度,加快了邻近效应的校正速度,设计的并行校正算法为大规模的和大计算量的邻近效应校正提供了新的途径。