晶振的时间频率驯服技术是一种目前国内外普遍采用的时间同步和时间获取方法，其主要应用数字锁相环的控制技术，以晶振时间服从卫星授时时间，从而得到高精度、高稳定度的时钟源。在硬件方面，针对以往采用单片机的驯服系统应用范围不足的情况，采用了编程和扩展更为方便的FPGA芯片，简化了硬件电路的设计，硬件PCB电路板仅包括FPGA芯片、恒温晶体振荡器、A/D转换器、存储器和各种接口，数字锁相环的大部分功能在FPGA内部完成。在软件方面，采用以FPGA为基础的SOPC系统，这是整个硬件电路的控制中心，创新性的采用了NiosII软核处理器并配置用户自定义功能模块单元，可以完成分频倍频、数字鉴相、延时等硬件功能，其中抽头延迟线是保证时间精度的关键，每一级抽头即时间数字转换TDC的精度为426ps，从而保证了整个系统ns级的精度。滤波锁相环算法的设计是重中之重，考虑到系统噪声比较复杂，提出了结合Kalman滤波和PI控制两者优势的算法理论，用Matlab软件仿真显示处理噪声的过程需要70ns左右，对硬件电路的性能测试，示波器稳定后显示秒精度在2ns左右。我国北斗系统正在逐步完善，晶振驯服技术必将应用于更多的领域，具有良好的经济效益和社会意义。