功率集成兼容技术是实现高低压器件集成及开发的功率集成电路芯片的关键技术，功率集成兼容技术涉及兼容器件、兼容工艺和载体芯片三方的内容。本文围绕功硅外延BCD功率集成兼容技术的开发过程，对高压功率DMOS器件、低压BiCMOS器件、170V BCD兼容工艺以及PDP高压驱动芯片载体进行了系统化研究，主要研究成果如下： (1)研究了170V N-VDMOS器件，给出了采用硅外延BCD工艺路线制造的低成本的170V N-VDMOS的集成结构和布局方案，通过仿真优化和分析验证，综合解决了高压下器件工艺集成参数与应用集成性能的平衡优化问题；制造出了系列高压N-VDMOS器件，纵向上有效利用17μm厚度的外延层，横向上得到的N-VDMOS元胞面积为324μm2，工艺上简化为18次光刻，并与标准CMOS、双极管、和高压P-LDMOS等器件相兼容，本研究成果已获国家发明专利授权； (2)对代表最高工作电压的170V P-LDMOS器件和代表的中等电压的100V P-LDMOS器件进行了研究，基于两者工艺流程上的兼容性及实现结构的异同之处，采取了不同技术方案：在器件纵向结构上，适度减薄外延层，增加外延层的掺杂浓度，提高器件集成度；采用专门P场注入而非利用CMOS现有的P阱注入作为漏极漂移区，降低对低压CMOS的不良影响，进行RESURF优化，提高功率器件的性能；针对高栅压、高源漏电压P沟道功率集成器件，采用厚度为1μm的场氧作为栅氧介质以提高栅氧击穿电压，同时简化了工艺步骤；设置埋层和源极P-field层，优化器件工作的稳定性、可靠性；制造出了系列高压P-LDMOS器件，通过实际测试，器件最高耐压可达到200V以上，阈值电压为5.5V左右，170V器件典型单管面积为80μm×80μm，同时给出了制造P-LDMOS所需的工艺版层，与标准CMOS、双极管、和高压N-VDMOS等器件相兼容，且流程简化，利于低成本制造，本研究成果已获国家发明专利授权； (3)给出了N-VDMOS和P-LDMOS器件在功率集成电路中的典型应用模块，并以此为实例，分析并改进了功率集成单元模块的集成性能，为其他应用功率集成器件的电路模块提供改良思路和应用方法；研究了功率集成中低压CMOS器件和。bipolar器件的结构兼容技术和集成制造技术，给出了低压器件的集成结构，综合解决了低压CMOS和bipolar器件(低压BiCMOS器件)与高压DMOS器件的兼容集成问题，以及低压BiCMOS器件性能指标的平衡、优化问题，制造出了栅氧厚度为60nm、工作电压为5V的CMOS集成器件以及电流放大系数可达250的bipolar器件样品，完全兼容于BCD集成工艺，简化了工艺步骤，使之利于低成本实现。 (4)基于功率集成技术兼容性、成本、器件及载体芯片特性等方面的相互关系，提出了在功率集成的兼容工艺及集成制造中应考虑的要点，通过对不同要点的分析，给出了相应的解决途径；针对工艺开发和验证，设计了PCM测试结构，给出了不同PCM验证单元的设计思路和途径，其中的PCM测试单元涵盖工艺参数的调整检测，典型器件的参数测量，设计规则的验证以及器件模型参数提取单元，同时还包括部分典型模块单元，为功率集成芯片的研制和故障测试奠定基础；开发了2.5μm 170V高压BCD工艺流程，并给出了工艺流程步骤，通过简化工艺设计，该流程只需18次光刻，简化了加工复杂度，有利于降低芯片制造成本，本研究成果已获国家发明专利授权。 (5)基于功率集成的兼容器件和工艺流程，研制了PDP高压驱动芯片，包括扫描驱动芯片和寻址驱动芯片(其中PDP高压扫描驱动芯片为国内首款)，作为所研究的功率集成技术的验证载体和应用结果，并以此为例，给出了功率集成芯片设计考虑和技术方法，作为设计结果，芯片通过了功能测试和上机测试；结合PDP高压驱动芯片，研究了功率集成芯片的可靠性，探讨了芯片的可靠性加固与故障诊断等的技术途径，给出了相应的研究结果，为功率集成芯片的产品化奠定基础。