GALS(Globally Asynchronous Locally Synchronous)思想提出：从局部而言，芯片内部的各模块采用同步电路设计方法；而从全局而言，各模块彼此时钟异步，以各自工作频率独立运行,整块芯片不再需要统一的时钟控制；需要通信的模块通过专门的异步接口实现彼此间数据交换。 一方面，设计者可以继续使用成熟的同步电路设计方法设计各个功能模块；另一方面，各个模块以彼此异步的方式工作在自身的最快时钟频率下，通过异步接口使用握手方式实现彼此通信，不但提高了整个系统的平均性能，而且降低了系统功耗。 本课题探讨了一个基于GALS 设计思想的异步接口的设计问题。它允许通过其连接的DSP Core 和AHB 总线系统工作在彼此没有关联的时钟频率之上，并保证两者间可靠且高效的信号同步。在Synchronizer（同步器）解决亚稳态问题基础之上，本文首先提出了异步控制信号处理模型：由门控时钟停Core 机制、四相握手协议、电平转脉冲和时钟模式选择逻辑共同完成DSP Core 与AHB 总线系统之间的控制信号同步；其次提出异步数据处理模型：由双异步FIFO 结构构成的支持写缓冲功能的WFIFO 和改进的支持一次读预取功能的RFIFO 实现了两者间异步数据的同步。其中，异步控制模型的时钟模式选择逻辑和异步数据模型所支持的写缓冲和读预取功能可以最大限度地减小异步通信带来的延时。 为了达到DSP Core 在高速运行时的高吞吐率带宽要求，本文还从改进DSP Core 的系统定义和提高AMBA 总线接口效率的角度，探讨了优化异步接口的诸多设计思想。无论是从理论分析、动态仿真、还是FPGA 演示的实际效果来看，此接口设计思想不但成功实现了GALS 思想保证了异步接口通信的可靠性，而且满足了DSP Core 系统高速运行的高吞吐率带宽需要。