论文部分内容阅读
随着中高速传感器网络等无线通信技术的发展，系统对模数转换器的性能要求越来越高。高速流水线模数转换器实现了速度与精度的良好折中，在通信系统及仪器仪表等方面有着广泛的应用，具有重要的研究价值。 常见的高速流水线型模数转换器由一个采样保持放大器、多级相同的1.5比特量化级及一个2比特Flash ADC构成，系统功耗较大。本课题采用无采样保持放大器技术，比常见结构少用一个运放，节省了系统功耗;使用运放共享技术，将运放个数由常见结构的八个降为四个;使用电容共享、逐级缩小和增益为一的第一量化级技术，使第一、二级共享运放的反馈系数和负载都相同，即实现了前两级共享运放的负载平衡;第三到八级电容大小相同、连接方式相同，共享运放的反馈系数和负载均相同。系统整体上实现了所有共享运放的负载平衡，将ADC的模拟功耗降低到常见的1.5比特结构的14％。使用负载平衡运放的Pipeline ADC避免了运放功耗的浪费，提高了系统的功耗效率。 本设计采用了TSMC0.18岬1P6M CMOS工艺，电源电压1.8V，ADC的精度是10位，采样率是200MSample/s，输入信号单端摆幅为1.2V，ADC芯片整体面积为1.2mm×1.2mm，功耗为152mW。输入信号频率4.6875MHz时，SFDR为63.3dB，SNDR为57.7dB，有效位数为9.3bit;输入信号频率为98.4375MHz时， SFDR为58.8dB，SNDR为52.9dB,ENOB为8.5位。 经测试，在50MS/s采样率下，ADC的最大ENOB可达7.5-bit，ADC整体功能正常。