随着视频产业的迅速发展,高清、超高清视频也因此得到了广泛的应用,随之带来了视频数据量的急剧膨胀。JCT-VC联合小组为此制定了新一代视频编码标准——HEVC,其压缩性能相较于H.264/AVC标准提升了近一倍。作为HEVC的关键模块,帧内编码采用了四叉树分割、更精细的帧内预测模式等技术,为编码效率的提升做出了重大贡献。然而,HEVC帧内编码过程不仅计算量繁重而且还存在着极强的数据依赖性,每一个预测单元的处理都要依赖于其之前预测单元的处理结果,这严重阻碍了HEVC帧内编码的硬件流水实现,影响了帧内编码的数据吞吐率。这对高清视频的实时帧内编码处理带来极大地挑战。本文将从硬件实现的角度对HEVC帧内编码流程进行研究,主要工作内容如下:本文首先对HEVC帧内编码中存在的数据依赖性进行了分析。数据依赖性,意味着反馈或回路。HEVC的帧内编码过程存在着这样一个回路。每一个预测单元都需要进行预测、变换、量化、反量化、反变换等过程来计算其每种候选模式的率失真代价以选取其最佳的帧内预测模式并完成相应重建像素的生成。而下一个预测单元必须要获取其相邻预测单元的重建像素作为预测所需要的参考样点才能开始进行预测处理。从硬件角度看,流水线中会产生较多的空闲周期,这会造成硬件利用率的低下,降低整个帧内编码回路的数据吞吐量。而经过对HEVC编解码相关并行技术的研究,本文基于波前并行处理技术提出了一种利于硬件流水实现的CTU处理顺序并对HEVC帧内编码回路进行了VLSI设计,有效地解决了因数据依赖性带来的编码回路数据吞吐率低下的问题。此外,由于本文所提出的CTU处理顺序是在两个CTU之间交织地进行处理,相较于传统的CTU处理顺序,帧内编码回路内部的相关模块的存储资源会成倍增加,本文针对所设计帧内编码回路,着重探讨了其回路内部重建像素生成模块及参考样点选取模块的VLSI设计实现,并在新的CTU处理顺序的情形下,针对重建像素生成模块以及参考样点选取模块所需的存储资源进行了优化,尽可能使得硬件资源没有过多的增加。基于本文的研究,使得整个帧内编码回路其它模块保持不变的前提下,重建像素生成模块和参考样点选取模块仅增加31.3%的硬件开销,可以使整个帧内编码回路的数据吞吐量上升57.6%,达到了对4K@60fps视频进行实时帧内编码处理的目标。