随着集成电路设计、制造技术的进步和软件开发手段的日益成熟，DSP在通信、多媒体等领域都得到了广泛地应用。在这些产品中，DSP往往作为可重用IP核，与其它IP核一起构成了复杂的SoC系统，从而一定程度上解决了SoC系统设计所面临的在更短时间内、以更低的成本完成更复杂设计的问题。利用IP可重用技术来解决这些问题已经被业界认为是最有效的方法之一。本文正是在DSP处理器设计的基础上，致力于可重用DSP处理器IP核的设计与研究。 在介绍了当前DSP处理器系统结构的特点之后，本文按照自顶向下的方法，首先给出了适合DSP应用特点的处理器系统结构。在此基础上，通过对同步、异步流水控制的比较分析，提出了一种同步互锁流水线的微结构，并应用改造后的流水线基本单元，在目标处理器中实现了复杂弹性流水线的设计，同时在解决流水线冲突的设计中验证了这种微结构的控制灵活性。本文在给出了取指、译码、数据地址产生等结构单元的设计之后，进一步根据低功耗的要求和后端的分析数据，对关键模块和结构进行了优化，提高了处理器的性能。 在结构设计的基础上，进一步进行了物理设计，重点讨论了时钟树的生成和动态仿真，给出了结果；在探讨了软核IP化的一般流程后，提取了处理器内核的功能模型，并验证了模型与内核原型在功能上的一致性。 本文在DSP处理器软核设计以及IP化的设计方法和流程方面进行了有益的探索，为进一步的高性能DSP处理器的设计奠定了基础，所获得的经验和方法可以为以后的研究提供参考。