固定频率源可以在在通讯系统和雷达系统中作为本机振荡器,也可以作为数字电路的基准时钟信号,因此得到了广泛的应用。固定频率振荡器通常采用锁相环技术来获得高稳定度、低相位噪声的高频输出信号。本文设计了一种采用锁相环频率合成技术实现的800MHz时钟发生器,用作加速度传感器读出电路的基准时钟信号。设计的电路包括20MHz晶体振荡器,鉴频鉴相器,压控振荡器,固定分频器,电荷泵和低通滤波器。标准CMOS工艺作为数模混合集成电路的主流工艺,随着CMOS技术的发展,具有广泛的市场前景。现在采用CMOS工艺实现的RFIC性能接近双极型工艺和砷化镓工艺。鉴于CMOS工艺的成熟度、获得生产线支持的容易程度和价格的低廉,本次设计采用CSMC 0. 6μmCMOS工艺设计频率合成器。文章按照电路原理、电路设计、各单元电路仿真和电路整体性能模拟的顺序详细介绍了上述电路的设计过程。全部电路经模拟,完全满足设计要求,可以作为加速度计中数字测频电路的基准时钟。