论文部分内容阅读
流水线模数转换器(Pipeline Analog-to-Digital Converter, ADC)因拥有高速、高精度、低功耗和芯片占用面积小的优势而被广泛应用于宽带通讯系统以及视频图像处理。但运放有限的开环增益和电容失配等非理想因素降低和限制了它的线性度。校正技术是充分利用现有的集成电路设计和制造技术水平,降低误差对ADC性能影响、提高ADC精度和动态范围的有效手段,是ADC的重要研究方向之一。本文对用于流水线模数转换器的增益误差后台校正技术和电容失配后台校正技术作了深入研究。论文提出了一种用于multi-bit流水级的数字后台增益误差校正方法。该方法应用改进冗余位结构,通过在其子DAC输出端引入伪随机信号测量级间增益,并利用此估计值在后台进行增益误差补偿。利用Matlab对12位流水线ADC进行系统模拟,当首级有效精度是3位且相对增益误差为±2%时,经校正后,INL均为0.16 LSB,DNL分别是0.13 LSB和0.14 LSB,SFDR与SNDR各自提高了35 dB与16 dB。基于0.18um SMIC Si-CMOS模型,采用HSPICE对校正系统中关键电路进行了设计和模拟,仿真结果与Matlab模拟结果完全吻合。分析表明,该增益误差校正方法能有效补偿multi-bit级增益偏大或偏小的误差,进而实现增益误差校正,且不会降低ADC转换范围与增加额外的比较器。论文采用一种基于伪随机信号的数字后台校正方法对1.5-bit流水级中的电容失配误差进行校正。该方法改变传统的1.5-bit冗余位结构,在其子DAC输出端引入伪随机信号,使传输曲线根据伪随机信号和输入信号范围发生抖动,再将得到的残差电压与相同的伪随机信号在后台作相关运算,并求其均值得到校正参数,然后利用测量到的值对电容失配误差进行补偿。利用Matlab对12位流水线ADC进行系统模拟,当首级电容失配因子为±0.25%,输入电压为0.999满幅度时,经校正后,SFDR分别提高了16 dB和19 dB。基于0.18um SMIC Si-CMOS模型,采用HSPICE对校正系统中的关键电路进行了设计和模拟,仿真结果与Matlab模拟结果完全吻合。分析表明,该电容失配校正方法是有效的,同时,它能在不牺牲ADC转换范围的条件下允许大幅度伪随机信号的引入,从而可以提高校正速度。