论文部分内容阅读
随着视频技术和应用的发展,特别是高清(HD)、超高清(UHD)、3D和多视点(Multi-View)视频技术的兴起,产生的视频数据量在急剧增加,尽管近年来网络带宽和传输能力增加迅速,但仍远不能满足海量视频数据的传输和存储要求。最新的视频编码国际标准—高效视频编码(High Efficiency Video Coding,HEVC)己于2013年4月有ITU-T和ISO/IEC的视频联合协作组(JCT-VC)正式颁布,它主要针对高清视频的应用。作为H.264/AVC标准的替代者,HEVC在保持相同的视频质量的条件下,码率仅约为H.264/AVC的50%,同时也带来了计算复杂度的急剧提升。本论文基于项目的实际需求,将符合HEVC编码标准的开源编码器软件x265移植到向量处理器BWDSP1041平台,目标是实现实时编码,评估“魂芯”DSP必须具备的计算能力和IO吞吐率以及运行的最低时钟频率。本文的主要工作就是汇编优化帧内预测的率失真代价计算过程。优化的目的就是为了最大化的利用BWDSP1041的硬件资源,提高数据处理的并行度和IO吞吐率。在帧内编码模式下,主要耗时在递归计算率失真代价过程中,帧内预测选择最优模式时,编码器要对35种预测模式的率失真代价进行计算和比较,这存在着巨大的计算量。其中对计算过程较为复杂和耗时的角度模式预测和哈达玛变换进行并行化设计,减少帧内预测的预测时间,对于视频编解码的实时性有着重要的意义。本文基于BWDSP平台研究了 HEVC视频编码算法,着重研究了帧内预测算法。本文首先概述了 HEVC中的关键技术以及BWDSP处理器的架构,然后深入探讨了 HEVC中的帧内预测算法,并基于BWDSP对帧内预测率失真代价计算相关函数进行优化,本文的主要工作和创新点如下:1.针对HEVC帧内预测角度模式算法的特点,结合硬件资源,提出实现角度预测模式计算的并行化方法。该方法通过分析角度模式算法的可并行性,设计了适合多乘法器并行计算的数据分配方式,结合BWDSP1041处理器所搭载的硬件资源,实现了多运算部件并行工作的算法程序。实验结果表明角度预测模式20和垂直模式26的并行化实现,单核并行加速比分别达到161.68和344.65。2.基于SATD率失真代价计算的特点,本文提出利用向量SIMD(单指令多数据流)技术,设计哈达玛变换的并行化方案。该方案采用多加法器和多乘法器协同工作模式,增大DSP的数据吞吐率,提高数据处理速度。实验结果表明其在单核BWDSP1041上的并行加速比达到87.9,证明了优化工作的有效性。