利用传统固相反应陶瓷生产工艺制备了高介电常数材料CaCu₃Ti₄O₁₂陶瓷。对在空气中1100℃烧结24h的CaCu₃Ti₄O₁₂陶瓷的阻抗、电学模量（electric modulus）、介电常数进行了研究。我们发现未经打磨的样品的表面具有比内部更高的电阻率,磨掉表面后,样品的电学性能不会随厚度变化。这说明CaCu₃Ti₄O₁₂陶瓷高介电常数的产生不是因为样品和电极间形成了肖特基（Schottky）势垒,而是由于内部阻挡层电容（IBLC）机制。 微结构研究结果表明CaCu₃Ti₄O₁₂陶瓷中的大部分晶界没有第二相存在,晶粒中也未观察到孪晶界,所以我们推测晶粒缺氧导致了其具有半导体性,晶界不缺氧故具有更高的电阻率,从而形成了IBLC。 在打磨过的CaCu₃Ti₄O₁₂陶瓷的阻抗谱中观察到3个并联RC单元的响应,用3个并联RC单元的串联等效电路对阻抗谱进行了解释。其中一个RC单元代表晶界的贡献,一个RC单元代表晶粒的贡献,剩余的一个RC单元可能是晶粒到晶界的部分缺氧的过渡层的贡献或者晶粒内部的阻挡层的贡献。晶界电阻随直流偏压变化的关系也为IBLC提供了间接的证据。 另外,我们还研究了烧结温度、烧结时间、过量CuO的加入对CaCu₃Ti₄O₁₂陶瓷晶粒大小和介电性能的影响。