随着半导体器件的特征尺寸进入纳米领域,器件集成度的提高使芯片功耗密度迅速增大。同时,为了解决器件尺寸缩小带来的短沟效应等问题,新器件结构(如采用薄硅膜的SOI、FinFET、硅纳米线结构等)和新材料(如热导率较低的SiGe、Silicide等)被引入到传统硅基器件中,会带来新的散热问题。大的功耗密度和低的散热效率会使芯片温度迅速升高,导致器件和电路的性能和可靠性发生退化。　　围栅硅纳米线器件具有很强的栅控能力、优越的载流子输运特性和良好的CMOS工艺兼容能力,被认为是未来最有潜力应用在亚十纳米技术节点的新型器件之一。然而围栅硅纳米线器件的低维强限域结构引入了显著的声子-边界散射,会降低器件的散热能力,使器件的自热效应比较显著,影响器件的性能。本文针对基于体硅衬底的围栅硅纳米线器件的自热效应,从物理建模、器件优化以及散热分析等方面进行研究。　　基于等效热阻网络的方法,对在体硅衬底上集成的围栅硅纳米线器件建立了热电耦合模型,用于其热效应分析。该模型对硅纳米线的沟道热导率进行了物理修正,并考虑了器件结构特征对散热的影响。针对硅纳米线沟道热导率,讨论了纳米线直径、表面粗糙度以及沟道长度的影响,并提出了硅纳米线沟道热导率的物理集约模型,模型与理论模拟和实验结果吻合良好。针对围栅器件结构特征对散热的影响,分别对其热量从硅纳米线向衬底散热以及热量从漏延伸区向栅散热的路径进行了相应热阻的建模。最终得到的器件热电耦合模型能够很好地符合实验结果,可以应用于基于围栅硅纳米线的器件和电路热电耦合的优化设计。　　在提出的热电耦合模型的基础上,论文研究了围栅硅纳米线器件的自热效应并对器件的性能优化进行了详细的分析。讨论了器件自热效应随器件特征尺寸缩小的变化趋势,以及环境温度对自热效应器件性能的影响。分析了多根硅纳米线沟道间的热耦合,并讨论了栅介质边界热阻和器件结构尺寸对自热效应的影响。结果表明,较大的栅介质边界热阻,以及沟道热量向体硅衬底的纵向扩散减弱了纳米线间的横向热耦合,会影响纳米线间距对自热效应的作用。通过讨论不同因素对器件自热效应的影响,发现器件的温度和电流对栅介质边界热阻的大小、纳米线沟道直径以及源漏延伸区长度非常敏感,适当增大纳米线直径以及减小延伸区长度有利于缓解自热效应,提高器件的性能。　　最后,为了提高器件散热能力,缓解器件的自热效应,分别通过理论模拟、物理建模以及实验表征等手段对纳米线器件的散热路径以及散热路径上的关键热阻进行了研究。首先,通过模拟手段分析和比较了热量向栅和向源漏的耗散,发现对于小尺寸的纳米线器件,更多热量沿着沟道向源漏散出,证实了前面的分析,即对纳米线直径和漏延伸区长度进行设计优化能够有效地缓解器件自热效应。对阻碍热量向栅散热的栅介质边界热阻进行了实验表征,结果发现,HfO2栅介质的边界热阻比SiO2栅介质小一个数量级,采用HfO2栅介质有利于缓解器件的自热效应。最后针对沟道-源漏的接触热阻进行了建模与分析,并设计了测试结构,可用于分析该热阻与纳米线沟道直径大小的关系。