近几十年来,基于二值逻辑理论的VLSI电路技术获得了惊人的发展。虽然按比例缩小理论在增强器件性能方面取得很大成功,但随着单片集成度不断提高,器件尺寸的不断缩小,电路的功耗、互连线、散热以及在材料特性、小尺寸器件的性能以及VLSI电路和系统的设计等方面相当多的严重问题也陆续暴露出来,许多因素使得集成电路的性能逐渐趋于材料固有特性的极限而不再得到明显的改善。为了继续保持集成效率不断提高的趋势,并开发现有工艺加工设备的内在潜力,必须在器件和电路的设计概念上有新的突破。多值逻辑理论和神经MOS晶体管是解决这些问题的有效方法。 论文首先阐述了多值逻辑理论和神经MOS管的基本概念。由于神经MOS晶体管结构的特殊性,提出了vMOS的一种等效电路模型;然后根据vMOS—DLC和C-vMOS源极跟随电路的工作原理,提出了一种新型的vMOS多值组合逻辑电路结构,根据该结构设计了一系列多值逻辑组合电路,并在此基础上进一步详细分析和讨论了这种新型的电路结构;最后根据钟控vMOS晶体管工作原理,提出了一种设计D锁存器的新方法,并以此方法设计了多值主从型D触发器和一个四位异步四进制加法计数器电路。本论文所设计的电路均采用AMI0.SμmCMOS工艺参数进行了HSPICE模拟,对各个电路的分析和讨论证明了所提出了多值逻辑电路设计理论应用于多值逻辑电路能正确的实现各种逻辑功能,而且电路结构都有很大的简化,设计的电路灵活性很高,可以方便的扩展实现任意R值电路的设计。