随着互联网技术和信息科学的发展,人们对信息数据的传输需求也在增加,图像信息在传输的网络信息中占有着很高的比例,而日益增长的图像信息的分辨率、帧率、图像分量位数等需求需要更大的传输带宽来支持。为了解决显示链路的带宽需求,一方面,PCI-Express等高速接口的提出并不断迭代以提高传输带宽;另一方面,图像压缩编解码技术也在不断优化更新,在一定带宽下传输尽可能多的图像信息数据。以往被用于实现高速接口转换传输、图像编解码的往往是CPU、ASIC等器件,但随着FPGA的出现和发展,其以灵活性好可编程、并行处理运算速度快、成本功耗低等特点,被广泛应用在了高速数据传输、图像信息处理等领域。FPGA高速接口和图像编解码上的应用已然成为了当前解决显示链路带宽需求的热门研究方向之一。为了平衡压缩性能、设计成本以及实现复杂度之间的关系,本文基于显示流压缩（Display Stream Compression,DSC）算法,在FPGA器件上设计实现了一种低成本、低延时且视觉无损的带有高速PCI-Express接口的DSC编解码器,所设计的DSC编解码器包含PCI-Express Gen2x4接口,最大传输带宽2GB/s,支持DSC编码过程和解码过程。同时,基于高性能应用需求,对所设计的DSC编解码器进行优化改进:整体上将图像拆分为多个区域片,采用多个相同的DSC编解码器电路并行编解码,提高编解码效率;对编解码流程中的部分操作并行处理,优化DSC编解码器运行流程;共用部分模块设计减少资源消耗;不显著降低编码再解码后图像质量的基础上简化部分复杂的运算过程,提高编码和解码的速率;通过流水线设计等操作将复杂的运算分解,流水进行或并行处理,以此来实现高速编解码,满足2K图像信息的实时高速传输、编码、解码需求。首先通过Modelsim软件对所设计的DSC编解码器进行仿真验证,验证硬件电路设计的正确性。然后在PDS开发环境下进行逻辑综合、布局布线,实现相应的电路设计生成FPGA配置位流。最后在PG2T390H demo板的基础上搭建硬件环境进行板级测试。上位机通过PCI-Express接口发送图像信息数据传输到FPGA芯片进行编解码,编解码后数据返回上位机进行结果分析,验证所设计编解码器的功能及性能。结果表明,本文设计的DSC编解码器能实现对24位彩色图像信息数据进行压缩比为3:1的编解码,经过所设计的编解码器编码后再解码的图像的PSNR值在30d B以上,实现了视觉无损编解码,编解码器工作频率为125MHz,每秒可处理约38帧2K分辨率的图像信息。本文的工作对于DSC算法在FPGA实现方面具有参考价值。