论文部分内容阅读
在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求,面临着很多挑战,其中四个主要的问题是:速度、设计规模、功耗和开发周期。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现FIR滤波器,既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR波器。FIR数字滤波器被应用广泛,所以它的优化设计一直受到广大学者和工程人员的关注。本文对基于FPGA的FIR数字滤波器优化实现进行了研究。本论文所做的工作如下:1、学习和研究了采用分布式算法实现FIR数字滤波器的设计方法。提出了基于CSD编码FIR滤波器的FPGA设计方案,来实现对数字滤波器的优化。CSD编码表示法具有三重值,可以降低非零元素的数量,在运算中减少加法操作的次数,它的这种特性广泛地应用于很多学科,特别是数字组合优化,机器学习等领域。十多年来,CSD编码一般被用在纯数字领域,并没有真正的涉及到硬件设计中,本文尝试将其运用到FIR数字滤波器硬件设计中,利用CSD编码来优化硬件设计。实验表明,该方法的应用能提高FIR滤波器的运行性能,达到减少资源、优化面积的目的。2、采用了硬件描述语言和自顶向下的数字系统设计方法,利用FPGA器件进行数字滤波器系统的设计,并针对乘法模块中的溢出问题提出解决方案。最后设计FIR滤波器测试电路:以FIR滤波器电路为核心,A/D转换电路、D/A转换电路以及系统配置电路等。以话音信号作为输入信号,进行了实际滤波效果的测试。实验系统的测试结果表明,和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。3、FIR可重构性设计。设计出一个FIR可重构设计的重构件。用户可以在不了解CSD编码机制的条件下,只需知道FIR的初始配置文件,就可以通过设计的重构件来得到相应的逻辑设计。4、在IP核配置缺陷问题上,提出解决方案,设计出一个通用C语言包来解决IP核配置缺陷问题。