随着生产工艺的发展,超大规模集成电路特征尺寸逐步减小,出现了新型的缺陷类型。这些缺陷共同表现为使被测电路的时延发生变化。因此,它们被称为时延缺陷。对时延缺陷进行有效测试,一直是工业界和学术界共同关注的问题。近些年,时延缺陷对电路性能的影响越来越大,时延测试已经成为生产测试的核心环节,已经是集成电路测试领域的热点问题。评估测试质量的手段主要是通过故障模拟获得故障覆盖率。本文以跳变故障模型为基础提出了三种模拟方案。一、提出一种时序电路跳变故障模拟方法。该方法在原有算法的基础上,通过并行策略以及故障筛选策略提速。实验结果说明,提出的方法比原有方法的速度明显加快。二、实现了一个以不确定型跳变故障模型为基础的故障模拟器。针对时延模拟时用系统时钟周期量化跳变故障的方法不能描述任意大小时延的缺陷,实现了不确定型跳变故障模拟器。不确定的故障大小可以概括描述时延大小为1个至正无穷个系统时钟周期的所有故障行为。实验结果说明,不确定型故障模拟器表现出了预期的行为,它可以给出一个覆盖率范围来估算测试向量对任意大小时延故障的检测能力。三、提出一种时序电路小时延故障模拟方法。近年来,小时延缺陷逐渐成为时延故障测试领域的热点对象。以往的测试评估标准——故障覆盖率,不能完全代表小时延故障测试的质量。统计延时质量模型成为评估小时延测试的新标准,并已被广泛接受。统计时延模型说明小时延测试质量与故障的敏化路径有关。跳变测试不能保证每个故障都是沿着最长的路径传播出去,因此,对一些小时延缺陷来说,就不能保证它在特定的时钟周期下被检测出来,即出现测试逃脱现象。本文针对小时延故障的特殊性,以跳变故障模型为基础提出一种波形模拟方法。它考虑电路本身的时延分布,即记录了敏化路径长度。实验结果说明,该方法能够发现测试逃脱现象,这是传统的故障模拟器无法做到的。因此它可以为测试产生工具提供有效的路径信息,辅助自动测试向量生成工具生成更有效的测试向量,提高测试质量。