小时延缺陷相关论文
随着工艺的不断发展，越来越多的因素会在电路中引入小时延缺陷，因此检测小时延缺陷变的非常必要。本文首先回顾已有的几个评估小时延......
随着集成电路工艺特征尺寸的不断降低，工艺偏差、串扰和电源噪声等导致了电路中存在大量的小时延缺陷，如何选择出合适的测试通路集合......
时延测试是检验电路时序正确性的有效手段,作为集成电路测试的一个关键环节,在芯片制造中被广泛使用。国际半导体蓝图预测2020年集......
面向小时延缺陷（small delay detect,SDDs）的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷.超速测试避......
针对冒险引起的测试质量评估误差,本文提出了一种基于输出违例概率的测试质量评估方法.定义了到达时间窗口和输出违例概率的概念,......
集成电路制造工艺的进步导致芯片上集成晶体管数目急剧上升，芯片日益趋向高功能密度和高工作频率。这不仅为设计同样也为测试带来了......
随着集成电路工艺尺寸的不断加深，电源噪声、工艺偏差、串扰效应以及金属互连线之间的阻性开路与短路都会严重影响电路中通路的传播......
随着集成电路(IC)工艺不断发展，IC集成度不断提高，时钟频率不断加快，IC测试变得越来越难，IC测试成为本世纪初半导体工业中最大的挑战之......
