通过外延生长得到的SiGe异质结构薄膜在高性能Si基器件上有着广泛的应用前景。近年来,随着低温Si缓冲层技术的提出,获得高质量、低位错密度的SiGe薄膜成为可能。但是,对于低温Si缓冲层降低外延层中位错密度的机理却没有统一的认识。低温Si中含有的大量空位缺陷对降低外延层中位错密度有重要作用。目前,国内外学者对于这些空位缺陷是促进还是阻碍位错成核还有不同的看法,虽然更多学者认为空位促进位错成核,但空位是促进90度位错成核还是促进60度位错成核仍然不清楚。而对于空位是促进位错滑移还是促进位错攀移更是存在着争议。本文采用分子模拟的方法,通过建立含有位错偶极子和空位缺陷的SiGe异质结构模型,采用SW和EDIP作用势函数以及周期性边界条件,对Si晶体中位错的成核、位错在Si晶体和SiGe/Si异质结构中的运动特性以及位错和空位缺陷的相互作用等方面进行了研究,得到了以往在实验上得不到的位错演化、位错和空位相互作用等微观过程信息,提出了低温Si缓冲层降低外延层中位错密度的机理。首先计算了Si晶体在单轴拉伸下的应力应变关系,得到了Si在[111]方向的理想强度和弹性常数,然后研究了空位缺陷对Si强度和弹性常数的影响,发现随着空位含量的增加,Si的强度呈负指数规律降低,而弹性常数呈线性规律减小。最后得到了宏观各向同性Si材料的弹性常数,这些常数将在后面的研究中应用。通过建立90度和60度位错偶极子的原子构型,采用EDIP势函数计算并得到了形成90度位错所需要的能量小于形成60度位错所需要的能量,所以90度位错更容易成核。这从能量角度解决了使用低温Si缓冲层的外延生长中空位缺陷更容易促进哪种位错成核的争议。采用SW势函数研究了位错在Si晶体中的运动特性,发现位错滑动必须要克服的Peierls应力随着温度的增加而降低,这验证了Peierls-Nabarro理论模型的预测。在研究温度和外加剪应力对位错运动速度的影响时,观察到了位错的运动速度随着温度的增加而降低的声子拖拽效应。这为下面的研究奠定了基础。接下来建立了含有低温Si缓冲层的SiGe/Si异质结构模型,采用SW势函数研究了位错在异质结构中的运动特性。发现低温Si缓冲层的温度在300℃到450℃之间时可以显著增加位错的滑移速度,促进位错从SiGe外延层进入低温Si层,同时又阻碍了位错从低温Si层进入SiGe外延层。本文利用位错通过湮灭反应可以降低位错密度的观点,提出当低温Si缓冲层的温度在300℃到450℃之间时得到的SiGe外延层薄膜中含有的位错密度最低,这与他人的实验结果相吻合。此外,还研究了SiGe外延层中Ge含量的变化对外延层中位错密度的影响,提出了实际外延生长技术中参数选择的依据。用分子动力学方法研究了低温Si缓冲层中的空位缺陷与位错之间的相互作用。首先采用SW势函数建立了六边形空位缺陷模型,观察到空位缺陷对位错的钉扎效应,研究了六边形空位缺陷导致60度位错分解生成30度和90度肖克莱位错的过程。发现六边形空位缺陷会阻碍位错的滑移,大大降低位错的滑移速度。其次,采用EDIP势函数重做了六边形空位对位错的钉扎过程,再现并验证了模拟的结果。最后,采用SW势函数建立了双空位缺陷模型,观察到位错和双空位相互作用的过程中,位错会将双空位吸收并使体系能量降低。发现双空位缺陷可以促进位错发生攀移,但对位错运动的速度没有影响。通过以上计算结果提出了低温Si缓冲层降低外延层中位错密度的机理是:低温Si缓冲层促进了位错从SiGe外延层进入低温Si层,而低温Si层中大量的空位缺陷主要是双空位缺陷形态,这些空位缺陷促进了位错的攀移运动,使其更容易发生湮灭反应,从而在释放了失配应变的同时也大大降低了SiGe外延层中的位错密度。这对于半导体异质结构材料的设计与制备具有一定的指导意义。