论文部分内容阅读
在数字产品日益增长的今天，模数转换器的角色越来越重要。∑Δ转换器技术是基于过采样、噪声整形和数字降频滤波器技术实现的。这类模数转换器可充分利用现代VLSI高速、高集成度的优点，同时避免了元器件失配对ADC精度的限制，已经是现代实现高精度转换器的主流方向。 本论文在对∑ΔADC原理进行深入理解的基础上，提出了一种高精度∑ΔADC的解决方案。模拟部分，设计了18位分辨率的2-2-2级联型∑Δ调制器，由全差分开关电容电路实现，采样时钟为2.56MHz，过采样率为32。所有模拟工作都在FUJITSU PP400服务器Cadence环境下进行，采用AMIC5N的标准SPICE模型参数，各个部分电路都通过了仿真，达到了设计要求，并对一阶调制器进行了电路级仿真。∑ΔADC的精度和转换速度由调制器部分决定，而它的面积和功耗则主要由降频低通滤波器部分决定。数字部分，对降频滤波器的原理和设计方法进行了研究，基于Matlab设计了一个用于带宽20KHz，精度18位的∑ΔADC中的降频低通滤波器。输入信号的采样频率为2.56MHz，输出信号的采样频率为0.08MHz，通带截止频率为0.02MHz，阻带截止频率为0.04MHz，最大通带波纹系数为±0.001dB左右。