随着可编程器件(PLD)的应用越来越广泛,可编程器件的测试技术也越来越受到重视,很多的单位和个人加入到芯片测试这一领域,有力地推动了芯片测试技术的发展。由于可编程器件的电路规模大、结构复杂,高覆盖率的自动化测试一直是可编程器件设计与生产上的难点,同时测试一种可编程器件结构需要大量的时间设计测试方案,测试成本较高。目前国内外针对不同场合的PLD测试系统的研究取得了很多成果,实现了大量可以实用的测试系统,这些测试系统大致可以分为两大类：首先是基于自主研制的测试系统,一般由上位机软件、通信电缆、控制电路以及待测PLD组成；其次是基于自动化测试设备(Automatic Test Equipment, ATE)的测试系统,使用ATE平台研发的测试系统则由ATE来完成自主研制测试系统中上位机软件和控制电路的功能,只需ATE和待测PLD即可完成测试。ATE可以一次完成待测PLD的多次配置与测试,从而减少了人工操作,提高了PLD的测试效率,便于实现PLD的制造测试。基于ATE的测试平台,效率高,功能强大,但是ATE高昂的价格不是一般单位和个人所能承受的,因此本文所研究的是一款属于自主研制的测试系统。本测试系统以Lattice公司的一款CPLD芯片IsPLsi1032E为主要研究对象,在详细研究CPLD内部结构的基础上,基于“分治法”的基本思路,采用三次“配置+测试”,对该芯片可能出现的故障和基本性能指标予以测试,配置次数少,效率较高,测试结果符合要求,性价比较高。本测试系统也是由上位机软件、通信电缆、控制电路以及待测PLD组成。上位机软件发送相应的测试命令,通过通信电缆传送给控制电路,控制电路根据上位机命令控制相应继电器通断,发送测试向量,然后接收测试响应并通过通信电缆返回给上位机,上位机接收到测试响应进行分析、显示,一次“配置+测试”完成。该测试系统控制灵活且针对性强,比较适合研究和验证。本论文就是在此基础上完成的,主要内容分为五章进行阐述。第一章为绪论,这部分首先介绍了可编程逻辑器件测试系统的背景,接着介绍了可编程逻辑器件在数字电路设计方面具有的优势及其进一步的发展趋势、几种流行测试的方法,最后介绍了国外在可编程器件测试系统领域所取得的成果及国内有关可编程逻辑器件发展的现状以及本测试系统所做的主要工作；第二章为测试系统总体方案设计,首先对本测试系统进行总体概述,其次是测试的基本原理,主要是本测试系统从哪些方面进行展开及测试的基本过程；第三章为系统硬件设计,首先主要介绍了主要芯片及测试板主控部分各个模块的功能设计,其次简要介绍了待测芯片及待测部分电路各个模块的设计；第四章为系统软件设计,软件部分主要包括可编程器件逻辑功能的设计和上位机软件的设计。首先介绍了可编程逻辑器件设计语言的选择,接着介绍了主控芯片和待测芯片的软件开发平台及其各自逻辑功能的实现,最后介绍了上位机软件开发平台的选择以及上位机软件各项功能的实现；第五章为IspLsi1032E测试系统的总体实现,本章为测试系统的关键部分,首先主要介绍了复杂可编程逻辑器件CPLD,接着对本测试系统所要测试的待测CPLD的内部结构进行了详细分析并提出基本测试思路以及测试的基本操作流程,最后详细介绍了系统的测试步骤,并对所用算法进行了说明,第六章为结论与展望,首先对本人研究生阶段完成的工作进行总结,最后对本测试系统的进一步改进从软件和硬件两方面提出自己的意见。