JPEG2000是联合图像专家组于2000年12月制定的新一代静止图像压缩标准。通过引入多项创新技术，JPEG2000可以提供比JPEG更高的编码效率和更多的新功能。自适应算法作为JPEG2000的重要算法模块之一，具有比传统Huffman编码更高的性能，但同时其固有的高复杂度也成为JPEG2000编码系统实现的速度瓶颈。因此研究JPEG2000自适应算术编码算法的高速硬件实现具有重要的应用价值。　　 首先，本文研究了算术编码的基本原理。分析了JPEG2000中的算术编码算法的关键技术，主要包括自适应概率估计，有限精度的实现和去除乘法运算这几个方面。基于JPEG2000算术编码的基本流程，本文用C语言对其进行软件仿真，验证了算术编码功能的正确性。　　 接着，在此基础上，立足于硬件高速实现，充分考虑硬件并行执行的优势，对算法流程进行改进，主要包括概率估计过程的优化、编解码区间更新过程的化简、重归一化的加速、字节输出的优化。根据改进后的算法，本文实现了算术编码器的电路设计，编写了Verilog HDL代码，并用ModelSim软件对代码进行功能仿真。　　 最后，选用Altera的DE2开发板作为FPGA验证平台对算术编码器进行验证，在Altera Cyclone II系列的EP2C35器件上，得到综合后所用的逻辑单元(LE)总数为473(核心编码模块)，最高时钟频率为106.26MHz（核心编码模块），并且仿真的结果与C语言结果一致；同时，基于SMIC 0.18μm CMOS标准单元库，完成了编码器芯片的逻辑综合。综合后的仿真结果表明本编码器能满足设计要求。