嵌入式Flash由于成本、存储密度等优势日益成为微控制器中重要的程序、数据存储器。然而嵌入式Flash相对较慢的读取速度,制约着微控制器的整体性能,因而提升Flash中指令和数据的读取性能十分重要。当前研究主要采用缓存和预取技术对Flash进行读取加速,但是仍存在两个问题:1)缓存的行大小是固定的,不利于适配各种应用程序;2)当前预取技术主要是顺序预取,准确率相对较低。因此如何进一步优化缓存和预取技术对微控制器中嵌入式Flash的读取加速有重要的工程意义。本文首先针对缓存适配性低的问题,提出缓存行长自适应技术;在程序运行的过程中,硬件根据所观察到的程序局部性的变化对缓存的行大小进行动态重构,使缓存行长在运行时向更优的大小变化,以取得更好的加速效果。其次,针对缓存访问过程中存在功耗浪费和缺失代价高的问题,提出路命中预测技术,通过预比较和路预测结合的方式进行优化。再次,针对顺序预取准确率低的问题,提出跨步预取技术,对常数步长访问类别中未被缓冲的数据进行预取,而不受步长大小的影响,并且避免对不规则访问进行不必要的预取,节省功耗。再者,针对低频时读取Flash速度慢的问题,对Flash控制器的架构进行改进,实现了低频时对Flash的连续单周期读取。最后,设计并实现了一款嵌入式Flash控制器,并集成到SoC系统中,搭建了验证平台进行功能仿真和FPGA验证。实验结果表明,采用缓存行长自适应技术后,CPU运行Core Mark的性能提升高达103%;采用路命中预测技术后,CPU运行MD5的性能进一步提升了2%。采用跨步预取技术后,DMA读取Flash中数据的速度提升高达50%。控制器的面积仅增加8%,功耗降低了23%。