动态双频跳频通信系统(Dynamic Double Freqency Hopping Communication System,DDFHCS)具有高保密性、高稳定性、高抗干扰性以及易扩展性和易实现性。本文详细研究了动态双频跳频同步系统,分析了系统的整体结构,包括同步建立、同步保持以及迟入网同步等。本系统采用混沌伪随机序列作为跳频序列发生器,具有较大的线性复杂度,各频率分布均匀,增强了系统的抗干扰性；频率合成采用直接数字频率合成技术(DDFS),与传统的频率合成器相比,DDFS具有低成本、低功耗、高分辨率和快速转换时间等优点；调制解调系统采用BPSk调制解调方式,BPSK抗噪声性能好、易于产生、误码率低等；同步控制——本系统最关键的部分,利用状态机,在动态双频跳频同步规则下控制载波的收发时序,使状态机在同步建立、同步保持以及迟入网同步三个状态间切换。在动态双频跳频同步协议基础上,利用DSP Builder搭建了关键模块,在Simulink仿真平台获得其仿真结果,然后通过SignalCompiler把设计模型转换成相应的硬件描述语言VHDL,以及用于控制综合语编译的TCL脚本,从而实现了关键模块的FPGA设计。仿真结果表明,利用DSP Builder建模与硬件语言相结合的方式来实现动态双频跳频通信的FPGA设计是可行的,动态双频跳频通信系统技术上可实现。