随着可穿戴设备和智能设备的兴起,低功耗蓝牙技术因具有超低功耗、超长待机时间、低成本优势已得到广泛应用。低功耗蓝牙通信芯片是这一技术的基础,因此设计出符合低功耗蓝牙4.0物理层规范的数字接收基带具有重要的意义。在低功耗蓝牙通信中,由于低功耗蓝牙只有8位前导码,采用传统载波频偏补偿方法和位同步方法得到的判决性能较差。本文从载波频率偏移和位同步的原理出发,首先结合前导码变化特点,采用了基于前导码差分检测和码元波形累加恢复的载波频偏补偿方法,仅使用4至6个前导码码元就可以实现-180kHz到190kHz范围内的载波频偏补偿。其次针对传统位同步算法在短前导码情况下同步速度不足的问题,采用了基于前导码位置检测的改进型锁相环位同步算法,和载波频偏补偿同步进行,在前导码被检测到时即可完成初次同步,极大地提高了同步速度,增加了对接入地判决的准确性。本文在改进载波频偏补偿算法和位同步算法的基础上,结合数字下变频和抗镜像算法、GFSK直接鉴相解调算法,设计出了低功耗蓝牙数字接收基带算法。最终使用Verilog HDL语言实现该接收机算法,并针对FIR滤波器电路结构做出了面积和延时上的优化。本文通过Modelsim实现整个接收机电路RTL仿真,验证了低功耗蓝牙数字接收基带电路的功能。最终使用Design Compiler,基于SMIC130nm工艺库对代码进行综合,电路总面积约0.1平方毫米。论文的最后对本设计进行了FPGA验证,全局时钟为8MHz。结果表明在误码率优于0.1%的条件下,本文设计的数字接收基带最低信噪比小于7dB,抗调制频偏范围为-160kHz到100kHz。