论文部分内容阅读
随着半导体制造工艺的快速发展,各种数据采集系统的集成度及转换精度越来越高,模数转换器(ADC)作为打通模拟世界和数字世界的桥梁,在数据采集系统中具有重要的地位,因此要求ADC要具备更高的转换性能。但是由于ADC本身固有的各种非理想因素,导致ADC性能指标受到制约。Dither(扰动)技术是一种外部数字校准算法,通过在ADC的输入端加入Dither信号,能够有效改善ADC量化输出信号频谱中的谐波,从而改善ADC的性能指标。本文从理论上分析了ADC量化误差来源及Dither技术的实现原理,在此基础上着重研究了Dither技术改善ADC性能指标的三个方面。其一,通过对加扰的ADC量化输出信号进行多次叠加取平均的方法,研究了加扰对ADC分辨率的影响,发现小幅度Dither加扰能够使ADC分辨率提高到1LSB以下。其二,分析了ADC量化误差和输入信号之间的具体关系,并在Simulink下搭建加扰的ADC仿真模型进行测试。仿真结果表明,Dither技术能够随机化量化误差和输入信号之间的相关性。其三,研究了Dither技术对ADC相干采样、量化误差、微分非线性三个方面导致的频谱谐波失真的改善,并在Simulink下搭建仿真系统进行测试,结果表明Dither技术能有效改善频谱的谐波失真,使8位的ADC频谱无杂散动态范围提高约8dB左右。本文对典型的大幅度宽带和大幅度窄带Dither加扰及去扰方案进行了设计,研究其对ADC无杂散动态范围的影响,并在Simulink仿真平台下进行了仿真。仿真结果表明,随着扰动信号幅度值的增加,两种加扰方案均能使ADC的SFDR指标呈现先增大后不变再减小的趋势。其中,大幅度窄带Dither加扰可以将ADC的SFDR提高约9.26dB,大幅度宽带Dither加扰可以将ADC的SFDR提高约7.09dB。之后,针对Dither的去扰进行了理论分析,并在仿真结果的验证下发现加扰之后进行去扰,并不会恶化信噪比。针对加扰信号幅值过大,加扰之后输入信号可能超出ADC量化量程的问题,提出了一种外部Dither幅度随输入信号自适应变化的方案,该方案将输入信号和高速比较器中设置的参考电压值相比较,输出flag电压控制信号,使Dither信号随着输入信号出现正负交替的自适应结果。经仿真测试表明该方案能够有效的将加扰的输入信号控制在ADC量化量程范围内,并且使大幅度窄带加扰的SFDR提高约10dB左右。本文实现了加扰的硬件验证,着重分析了传统大幅度窄带Dither信号硬件产生的缺点,提出一种基于窄带码表存储的窄带Dither结构,并在FPGA的软、硬件环境下完成大幅度窄带Dither信号的产生。通过模拟加法器将窄带Dither信号和输入正弦信号相加,实现加扰信号的数据采集。通过PC端对采集到的加扰数字信号进行谱分析发现,加扰能够有效改善频谱的谐波失真,使数据采集系统的无杂散动态范围提高了约6dB左右。