论文部分内容阅读
本文介绍了一种新型的用于仿真核信号的随机脉冲发生器的的设计方案、电路原理设计、随机数发生器的软件设计、脉冲输出电路设计等。对随机脉冲发生器输出的随机脉冲做了统计检验,并对输出脉冲的性能指标参数做了测试,得到了比较理想的仿核信号随机脉冲。由于核事件本身的随机性而出现的统计涨落,使得核信号在时间上呈泊松分布,在幅度上呈高斯分布。现有的仿核信号的随机脉冲发生器虽然从时间上、幅度上对核信号源进行了仿真,但或者只仿真了时间统计特性,或者只是用均匀分布而非高斯分布随机数仿真其幅度的统计特性,还存在着诸如实现电路复杂、速度慢等其他缺陷。本设计的难点在于使仿真信号同时表现出时间上和幅度上的统计分布特性。本设计结合FPGA和VHDL的优势,以硬件描述语言VHDL为系统逻辑描述手段,完成了在时间上呈泊松分布、在幅度上呈高斯分布的随机数发生器的设计,在EDA软件(本设计采用ISE5.2)平台上,对其自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真、直至对于特定目标芯片(Xilinx公司的XC2S200)的适配编译、逻辑映射和编程下载等工作,再结合外围电路,设计出仿核信号的随机脉冲发生器。论文分为七章,第一章为国内外随机脉冲发生器研究背景,本文设计的仿核信号随机脉冲发生器预达到的性能指标;第二章为仿核信号的随机脉冲发生器的总体设计方案;第三章为随机数发生器的设计,介绍了随机信号的有关概念,核信号的统计规律,随机数产生机制、产生方法比较及新的设计法方法;第四章为随机数发生器的软件设计开发,介绍了FPGA开发平台、开发流程,集成开发环境,硬件描述语言及各种随机数的VHDL程序设计;第五章为脉冲输出电路设计,介绍了将数模转换器作为数字控制增益放大器的设计方案及将电流转换为电压输出的运算放大器设计;第六章为输出随机脉冲性能测试试验,试验结果表明本文设计的仿核信号随机脉冲发生器所产生的随机脉冲性能指标能满足一般实验需要。第七章为总结及展望。