直接数字频率合成(DDFS)是一种全数字化的频率合成技术,所产生的信号具有信号稳定、频率分辨率高、频率切换速度快、相位连续以及可以产生任意波等诸多优点。为了实现对DDFS的控制,论文采用了NiosⅡ软核处理器以及SOPC技术。通过SOPC Builder工具生成NiosⅡ软核处理器系统,从而将NiosⅡ软核处理器、PIO接口、JTAG UART、片上RAM、SSRAM控制器,FLASH控制器以及定时器集成在了一块FPGA芯片上,实现了处理器的所有功能。通过NiosⅡ软核处理器编写C程序控制DDFS的频率字来实现不同频率波形的正弦波的产生。NiosⅡ软核处理器提高了系统的集成度,有利于系统的小型化,降低了成本。论文提出了本系统所要实现的功能,在系统设计中,利用Altera公司的设计工具QuartusⅡversion 8.0的软件编程和原理图的设计方法,将FPGA技术和DDFS技术相结合,完成了DDFS系统各个模块的设计。为了减少硬件的复杂性,降低芯片面积和功耗,提高芯片工作频率,对于DDFS数字组件,论文对其进行了优化设计。采用流水线技术设计了32位相位累加器,大大提高了系统的工作频率;实现了一种基于三角近似法的高压缩比的DDFS,有效的降低了查找表的存储量,降低了FPGA的功耗和芯片资源;在高压缩的DDFS中采用了截断乘法器,截断乘法器与标准乘法器相比,降低了一半的逻辑资源和功耗。最后给出了系统整体的SOPC设计方案,其中包括基于NiosⅡ软核处理器的SOPC嵌入式系统的硬件设计和NiosⅡ软核处理器对DDFS数字组件的控制的C语言的实现,并给出了系统各个模块的仿真结果和测试结果,验证了本系统本系统方案设计的正确性和基于NiosⅡ处理器实现可编程片上系统的可行性。