论文部分内容阅读
随着移动通信和互联网的发展,图像的需求量不断增加,相应的给有限的传输带宽和存储空间带来了巨大的压力,对图像数据压缩有了迫切的需求。在图像压缩的国际标准中,JPEG2000因其高压缩性能被广泛的应用。JPEG2000具有无损压缩和有损压缩两种模式,其中无损压缩在卫星图像传输、医疗影像和互联网图像传输等领域具有重要的应用价值。目前,对JPEG2000无损压缩系统的研究方向主要集中在其硬件实现。根据项目的需求,本文提出了一种定制的基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的JPEG2000图像无损压缩系统的硬件结构。JPEG2000图像压缩系统中包括原始数据预处理、离散小波变换、位平面编码器和MQ算术编码器等核心模块,本文对其基于FPGA的电路实现方案进行了研究。对离散小波变换中的5/3可逆滤波器提升算法的硬件结构进行了优化,利用三级流水线的硬件结构实现,通过4个先入先出(First In FirstOut,FIFO)存储器及其控制电路进行行列变换的转换。对位平面编码器采用了三个扫描通道并行处理的方式,同时建立了与算术编码器间的上下文CX和判决D的缓存机制,使并行处理的结果能有序输出到下一模块中。采用了五级流水线的硬件结构对MQ算术编码器进行设计,通过状态机的状态跳转进行最大概率区间编码和最小概率区间编码的选择。本论文设计的无损压缩系统使用Modelsim仿真工具进行了功能仿真,验证了功能的正确性,使用赛灵思(Xilinx)公司的搭载了 6vlx240tff1156-2芯片的ML605开发板进行实现。结果表明,本文的硬件设计消耗13,229 Flip-flops,资源利用率约为21%。工作频率100MHz,在20:1的压缩比例下对JPEG2000图像压缩测试样本集gray8bit进行压缩,与软件压缩结果相比,大小误差保持在6%以下,压缩速率提高了 2倍以上,达到了项目的指标要求。