论文部分内容阅读
CMOS工艺的快速发展大大降低了射频集成电路的生产成本，许多模块都已实现了单片集成。频率合成器是无线收发机中的关键部件，它为射频系统提供稳定的、可编程的、低噪声的本地振荡信号。基于超宽带、低相位噪声的锁相环型频率合成器是当前设计的主流趋势，可以满足多方面的应用需求。本文从系统级电路指标入手，探讨了频率合成器的环路参数及各模块的设计方法，采用SMIC 65nm RF CMOS工艺设计了一款低电压供电、宽带的锁相环型频率合成器。首先，回顾了锁相环系统中各模块的行为模型和设计方法，分析了锁相环的线性模型及环路参数，然后对锁相环的噪声及设计指标进行了简单的介绍。其次，重点介绍了压控振荡器的基本原理和分类，列出了窄带和宽带电感电容压控振荡器的具体电路实现方式，详细阐述了宽带电感电容压控振荡器的几种设计方式。接着探讨了优化压控振荡器增益变化的方法以及影响振荡器相位噪声的因素，总结了优化LC VCO相位噪声的方法。接着，重点介绍了分频器的基本原理和分类，探讨了应用于频率合成器的分频器类型：基于预分频器的可编程分频器和链型多模分频器。并比较了TSPC和SCL两种结构锁存器的优缺点。最后，根据前面讨论的结果，采用SMIC 65nm CMOS RF工艺实现了一个参考频率为10MHz，输出频率为1.5~3.0GHz的整数频率合成器，整个电路工作在1.2V电源电压下。利用Cadence SpectreRF工具对电路进行仿真，环路的锁定时间小于10μs。之后，对频率合成器中的压控振荡器进行了流片，芯片面积为0.56×0.76mm2。测试结果表明输出频率范围在1.509~3.095GHz之间，相邻频带交叠部分为40%，满足频带的覆盖要求并且整个频带范围内的增益变化为49.5%。在3.0GHz输出频率处，测得相位噪声为-115.16dBc/Hz @1MHz。在1.2V的工作电压下，电路消耗0.85mA的电流。测试结果达到了预期的指标。