论文部分内容阅读
模数转换器(A／D转换器)是信号数字化处理的关键接口部件，它的性能优劣直接影响和制约整个电子系统的品质，因此，设计一个合乎要求的A／D转换器，对于系统整体性能的实现起到至关重要的作用。A／D转换器结构设计方案有多种，其中流水线型(Pipeline)A／D转换器能够实现速度和精度之间最好的折衷，电路结构非常适于CMOS集成工艺制作，已经成为CMOS工艺高性能A／D转换器实现的常用方案。因此，如何实现高速、高精度流水线型A／D转换器仍然是近年来人们关注的热点。本论文独立设计了一种10位，每级1.5位，采样速率为20MSPS的流水线型结构A／D转换器，并进行了流片验证。论文主要完成了以下工作： 1、论文在充分文献调研的基础上，确定流水线结构A／D转换器作为研究重点，构架出A／D转换器的系统结构，并且引入误差进行系统仿真，得出了系统对于误差的容忍范围。 2、根据系统功能将A／D转换器划分为余量增益电路、与参考电压进行比较的比较电路、子DAC单元电路、时钟电路、误差纠错单元及去除毛刺电路等模块，采用CSMC(无锡上华)0.6μmCMOS双多晶双金属工艺模型对这些模块和系统进行电路的设计和仿真。其中在去除毛刺电路中，自主设计了一个十位的寄存器和简单的时钟延迟电路的组合达到了去除毛刺的效果。仿真结果表明ADC的功耗为117.6mW，绝对误差在±0.6LSB内。 3、对模拟电路版图对称与匹配性进行了深入研究，提出了“可行性对称”的模拟电路版图布局算法，该算法可以不但可以指导全定制的版图设计，还可以用于模拟电路版图辅助设计软件(Analog Layout Assistant：ALAS)的编写中。 4、采用CSMC0.6μmCMOS双多晶双金属工艺库对A／D转换器进行全定制版图设计，芯片面积为2550×2250μm~2。 5、芯片在CSMC进行MPW流片。最后进行了芯片测试，初步测试结果表明所设计ADC中的运算放大器(OTA)和动态比较器功能正确，功耗与仿真结果相似。整个ADC电路性能测试还在继续深入进行当中。