论文部分内容阅读
功率槽栅MOS (UMOSFET)是在VDMOS和VMOS基础上发展起来的一种功率半导体器件,由于功率UMOSFET可以从工艺技术上有效的降低器件的特征导通电阻(RON),并且能处理较大的导通电流,因此,近年来功率UMOSFET在计算机等消费电子中的发展更为迅速。目前,功率UMOSFET技术在低压MOSFET产品市场中被广泛接受,具有较高的市场占有率。但功率UMOSFET在耐压方面,相对与横向器件还是有一定的差距,因此在不增加功率UMOSFET器件工艺难度的基础上,尽可能地提高器件的击穿电压(VBD),或者在允许的耐压范围内,尽可能地降低器件的RoN,成为了当今功率UMOSFET技术发展的主要研究方向。本论文的主要思想是利用器件中Si/SiGe和Si/SiGeC异质结效应,对功率UMOSFET器件沟道及漂移区的载流子迁移率的改善,达到优化功率UMOSFET器件特性的目的。并且提出栅增强结构：GE-UMOS(Gate Enhanced UMOS),其特征是将侧氧中多晶硅电极与栅电极短接。为了改进GOB-UMOS (Gradient Oxide-Bypassed UMOS)电特性品质因数及寄生电容的限制,又提出SGE-UMOS (Split Gate Enhanced UMOS)结构。具体研究内容如下：(1)提出应变Si/SiGe沟道和基于SiGeC材料沟道的功率UMOSFET的器件结构,并与传统器件的电流-电压特性进行比较。Si/SiGe和Si/SiGeC异质结能够有效的提高沟道区载流子的迁移率,增大IDS、降低Vth及器件的Rom因此在满足VBD要求的基础上,应变Si/SiGe、SiGeC沟道功率UMOSFET相对传统器件,在IDS-VDS、RON等方面有较大的改进。(2)提出了基于SiGe的半超结功率UMOSFET (SiGe Pillar SGP)器件及其引用可行性。通过3D器件仿真对比传统半超结UMOSFET(Conventional Semi-SJ CSSJ),分析SGP器件载流子迁移率模型,超结结构的能带模型,电场场强,击穿电压,电荷平衡,Ge含量影响和器件热稳定性等特性。结果表明,在VBD降低仅4.8%的基础上,器件的特征导通电阻降低44%。在低压器件应用中,由于引入了应变效应,SGP与传统的半超结器件在VBD和RON的折中和热稳定性比较中,占据明显优势。(3)提出栅增强功率UMOSFET (Gate Enhanced GE),该结构的特点是深槽多晶硅电极与栅电极短接,器件在保证VBD的同时,于n型漂移区的边侧产生高密度的电子电流。与传统超结和GOB器件比较,该结构拥有更低的特征导通电阻。由于GE-UMOS侧氧中多晶硅电极和栅电极短接,增大了该结构的寄生电容,进而提出具有分裂栅的栅增强功率UMOSFET (Gate Enhanced with Split gate SGE)结构,将该结构和GOB-UMOS进行器件对比仿真。SGE-UMOS结构可以降低器件漂移区宽度w,从而提高漂移区杂质浓度,拥有比GE-UMOS、GOB-UMOS和SJ-UMOS等器件更低的RoN。并且SGE-UMOS器件侧氧中多晶硅电极浮空,相对于GOB-UMOS,改善了器件的品质因数。