随着单芯片面积和晶体管资源的指数增长，片上系统（SoC）变得越来越复杂。传统的片上总线（SoCbus）和点对点的IP核互连方式（point-to-pointinterconnection）很难适应现代片上系统的设计要求。这时，片上网络（NetworkOnClup）做为一种新的解决途径被提出来了，片上网络的可升级性（scalable）和易扩展性很好的满足了新设计的要求。 本文针对片上网络的发展现状，探讨如何设计一个具有较好性能的片上网络拓扑结构，首先简单回顾了片上网络的各种拓扑结构、交换机制，路由策略等片上网络基础知识，由于2D-Mesh结构简单，易于实现等固有的优点，本文采用它作为基本的拓扑结构，同时为了避免这种结构网络直径和平均距离，功耗较大等缺点，本文采用小世界网络（smallworld）相关理论，对所设计的2D-mesh片上网络插入若干长链路来对所提出的网络架构进行性能的优化，所以论文首先在第三章详细介绍长链路插入算法和路由算法。 论文接着在长链路的基础上，从软件角度提出了层次式片上网络架构，描述了片上网络的三层体系结构，分析了亚微米技术下的物理层设计，介绍了延时不敏感的异步式链路控制，最后，在采用虚拟通道的基础上，提出了预留虚拟通道机制来进一步保证通信服务质量（QoS）。 论文还从硬件逻辑电路角度详细讨论了基于长链路的片上网络设计，分析了同步式逻辑电路的缺陷和不足，提出一个延时不敏感（delay-insensitive/DI）的异步式片上网络架构来满足复杂单芯片系统IP核间互连的要求，这个系统采用全局异步，局部同步（globally-asynchronousandlocally-synchronous/GALS）的设计思想，硬IP核采用局部时钟的同步电路，不同的IP核速度和时钟频率可以互不相同。而大量的硬IP核使用DI异步式网络进行互连，保证通讯的可靠性和高效性。 为了评估传统2D-mesh片上网络与基于小世界模型的片上网络的性能，专门设计了两个模拟器：基于C++和基于FPGA的模拟器，通过比较插入前后2D-mesh片上网络的各种性能指标（包延迟，吞吐量，网络规模，缓冲区尺寸等），证明所设计的基于小世界模型的DI异步式片上网络架构不仅有更高的吞吐量和更低的传输延迟，能有效提高网络传输性能，而且有较好的服务质量保障。