论文部分内容阅读
基于过采样、噪声整形和数字降采样技术的Sigma-Delta ADC是高精度系统集成芯片中的关键部件,因其对电路的非理想因素不敏感,与VLSI技术相兼容,精度高,使用灵活等优点,已经成为当前高精度ADC的主流设计方向,被广泛应用于音频、测量和无线通信等领域。本论文主要研究和设计一种基于开关电容技术的18-bit音频应用领域的Sigma-Delta A/D转换器。 论文在深入理解了Sigma-Delta A/D转换器的基本原理上,对难度较大的单环高阶结构展开了系统的研究,设计了一种18-bit精度的四阶前馈型Sigma-Delta A/D转换器,主要成果概括如下: (1)在深入理解Sigma-Delta调制器基本原理的基础上,设计了一种四阶单环前馈型调制器,对影响调制器性能的主要非理想因素进行了详细讨论,并基于Maltlab/Simulink环境完成了调制器的系统级设计,结果表明所设计的调制器在非理想情况下具有120.5dB的信噪比,完全满足18-bit ADC的性能要求。 (2)采用开关电容技术设计了整个调制器的各组成模块,包括低功耗的AB类OTA、高速电压比较器、非交叠时钟电路和反馈DAC等,给出了各组成模块的设计过程和设计结果,完成了整个调制器的电路设计。 (3)采用级联的方法设计了数字降采样低通滤波器,包括五级级联积分梳状滤波器和半带滤波器的设计,给出了各级滤波器的幅频特性结果,基于Matlab/Simulink环境完成了整个降采样低通滤波器的设计,并对半带滤波器的系数进行了CSD编码。 本论文中的Sigma-Delta调制器采用0.18-μm1P6M N阱P衬底CMOS工艺设计与实现,电源电压为1.8V,过采样率为128,采样频率为6.144MHz,信号带宽为20~20KHz。所设计的调制器电路在有效带宽内其输出端的信噪比SNR达到112.5dB,满足18-bit精度的要求,功耗仅为24mW,调制器版图主体面积为560μm×260μm,性能参数处于中上水平。数字降采样低通滤波器的输入信号采样频率为6.144MHz,输出信号采样频率为48KHz,通带截止频率为20KHz,阻带截止频率为28KHz,通带纹波为0.00003dB。