论文部分内容阅读
本论文主要进行的是低相位噪声,宽频带整数分频频率合成器的设计。
频率合成器锁相环在通信以及其他的系统中的应用十分的广泛,设计一个高性能的频率合成器对于集成电路工程师来说是一个非常巨大而又有意义的挑战。对于频率合成器来说,主要的技术指标是相位噪声和抖动。随着系统集成度的增加,面积和功耗指标在集成电路中的重要性也在与日俱增。
在本论文中,由于分频比较大,可编程分频器采用双模前置分频结构来降低设计的难度和减小电路的面积。分频比增大,将会使输出信号的抖动增加,为了减小抖动,在电路中采用一种具有精确电流匹配特性的电荷泵 (chargepump) 结构。在压控振荡器 (VCO) 的输入端采用改进的电压-电流转换电路,提高了电压电流转换的线性特性。为了改善信号的占空比特性,在压控振荡器的输出端采用精确占空比整形电路结构,使输出波形在全条件下能够达到近乎50%的占空比。本设计采用的是0.18um CMOS工艺,电源电压为3.3V,输入信号的频率为1.6 MHz,输出信号的噪声小于-100dB/Hz 80KHz,最大的周期抖动小于270ps,最大的功耗为2mA,占空比在(50±2)%之间,最大的锁定时间小于200us。