论文部分内容阅读
集成电路技术的飞速发展，CMOS技术的微缩化发展已使特征尺寸进入到22nm及以下的纳米节点。技术节点的进一步缩小，增强的短沟道效应和较高的功耗等问题，使传统CMOS技术将遇到前所未有的挑战。新型场效应晶体管的研究势在必行。全耗尽绝缘体上硅(FDSOI)凭借优异的栅控能力成为改善短沟道效应和低功耗器件的重要技术方向。负电容晶体管(NC-FET)通过放大栅电压对沟道表面电势的作用，降低的亚阈值摆幅(SS)和阈值电压，是一项最新的极具潜力的新技术。肖特基源漏金属-氧化物-半导体场效应晶体管(SB-MOSFET)极大地降低了寄生电阻和短沟道效应，也成为进一步按比例缩小的重要手段。 本论文正是在上述背景下，基于中国科学院上海微系统与信息技术研究所对SOI的技术积累和实验条件，使用FDSOI衬底材料，制备并研究了负电容晶体管和肖特基源漏MOSFET两种新型器件。其主要研究工作包括以下两个方面: 1、开发了基于FDSOI技术的负电容场效应晶体管器件的设计和制备工艺，将铁电薄膜PZT和BaTiO3生长集成在FDSOI MOSFET器件芯片上，并创新性采用多测试电极和单层铁电薄膜复用的方案设计负电容晶体管，用以探究铁电薄膜电容对负电容晶体管的影响，通过实验研究负电容的匹配规律。同时，本文还将铁电薄膜的应用于二维材料背栅器件，设计并制备了背栅MoS2器件和背栅WS2器件。 2、采用外延Ni的硅化物和硼离子掺杂隔离(DS)技术，在FDSOI衬底上制备了SB-MOSFET，并着重研究了SB-MOSFET的电容特性。通过对制备的SB-MOSFET进行电学测试表明漏源电压对器件电容有重要的影响，直接影响沟道载流子的分布，并发现在特定的源漏电压下器件的栅源电容将出现峰值。通过对电容峰值的发生条件进行分析，表明由Ni的硅化物和DS杂质浓度决定的肖特基势垒高度SBH，对器件的饱和电流、沟道夹断有着重要的影响。