本论文主要对集成电路成品率估计与提升技术方面进行了研究。主要研究结果如下:首先,分析了缺陷的形成、可能导致的电路故障、缺陷的粒径分布模型和用于成品率估计时所采用的各种模型以及关键面积的概念和开路、短路关键面积计算的基础模型和改进模型。其次,提出并实现了版图布线优化位置的提取算法。缺陷具有空间、形状和粒径分布特征,根据缺陷的这些分布特征对版图布线优化设计是成品率提升技术研究的新方向。本文在考虑缺陷粒径分布的同时,结合纳米制造工艺下缺陷的分布特性,设计并实现了基于开路和短路关键面积的版图优化位置提取算法。算法赋予缺陷一定的空间分布和粒径分布概率,由该概率计算出不同线网的开路和短路关键面积,依据所计算的关键面积的大小提取出优化线网的位置信息。接着通过调整待优化处的版图布线来优化版图,然后使用线性规划来求优化处线网的最小关键面积,通过MATLAB得到最优解,使版图布线达到最优化。最后用matlab开发了一个成品率估计与提升软件系统的界面,并实现了集成和发布,以增强该软件的通用性。本文研究成果对于成品率精确估计和提升技术具有重要意义对集成电路成品率估计和提升的实用化有重要的推动作用。