里德-所罗门(Reed-Solomon, RS)码自提出起就因它在纠随机错误以及突发错误方面优秀的纠错能力而被广泛研究，并且在诸多领域，例如：深空通信，光纤通信，无线传输以及数据存储等多个领域都有着很好的发展前景。RS码译码算法按照其对接收电平的不同处理方式可以划分为硬判决译码算法(HDD)以及软判决译码算法(SDD)两类。硬判决译码算法直接利用传输信号的判决结果进行纠错，算法灵活，硬件架构易实现，在信道噪声影响较小的环境以及需要译码速度较快的领域具有一定的优势。软判决译码算法对信道中的软信息进行有效利用，因此具有更好的纠错能力，成为当今高质量通信传输的研究重点。
　　本文提出了一种针对突发错误的高译码性能软判决译码算法，根据突发错误信道的特点对分阶统计译码思想改进，充分利用信道电平信息，使其可以在突发错误信道环境下得以应用。改进后算法可对随机出现在信道中的多段突发错误译码，突破了原有突发错误译码算法单段译码的局限性，使得译码性能有显著的提升。在RS(255, 239)中，当误符号率SER为10-4时，本文所提出的BC-OSD相比于RiBC，HDD和BCHDD-LCC分别有接近0.95dB，0.82dB和0.75dB的编码增益。此外，本文提出一种奇偶校验矩阵稀疏化新方案，相比于当前最优的高斯消去架构，所提方案在达到相同功能的前提下，可节约存储资源70%以上，使得译码器的设计更为简单。
　　所提出算法通过MATLAB代码实现了突发错误信道环境下的编程仿真，并进行大量数据仿真，从仿真数据中统计出算法所需的重要参数，并采用VerilogHDL语言对本文所设计的针对突发错误的软判决译码器及所提出的新型奇偶校验矩阵稀疏化方案进行建模，利用modelsim工具对译码器架构进行前仿真，确保代码功能的正确性，之后在SMIC0.13μm工艺下，通过DesignCompiler，PrimeTimePX等工具进行逻辑综合、静态时序分析以及功耗分析来评测译码器的性能。从各种仿真数据中可以看出，本文所提译码器设计无论是在译码性能上还是在硬件电路实现上都具有显著优势，为RS码在突发错误译码领域扩展了应用范围。