随着通信需求的日益提高,基于毫米波的短距离无线通信和基于光纤的互联网通信技术因其巨大的带宽和超高的数据传输率而成为国内外的研究热点。同时,CMOS工艺技术不断发展,这使得采用CMOS实现毫米波和光通信的集成电路成为可能。一方面对于毫米波通信而言,如何提供一个宽调谐范围、低相位噪声的本振信号具有十分重要的意义；而另一方面,光通信中超高速的时间交织ADC对多相采样时钟也提出了更高的要求。因此,本文的主要研究内容是应用于毫米波通信的60GHz锁相环,以及应用于超高速ADC中的精确多相位时钟生成电路。本文首先介绍了锁相环的基本原理和设计方法,总结了基于环路稳定性的最大相位裕度方法的环路参数设计步骤。接着,详细介绍了毫米波锁相环和正交时钟生成电路的设计方法,其中主要包括：(1)提出一种基于可变电感的宽调谐范围毫米波振荡器。通过控制可变电感副线圈的导通与断开,改变副线圈的负载,从而改变主线圈的感值,进而改变谐振频率。同时,振荡器的输出经过变压器耦合输出到下一级,这样不仅可以减小后级负载寄生对振荡器谐振频率的影响,也可以提高注入锁定分频器的注入效率,从而增加毫米波分频器的锁定范围。最终本文实现了一个宽调谐范围的毫米波振荡器,其调谐范围可覆盖60-67GHz,超过11%。而基于变压器耦合输入的直接注入锁定分频器,在0dBm的输入下锁定范围达到了54～71GHz。当振荡器与分频器级联仿真时,该注入锁定分频器可以完整覆盖VCO的调谐范围。(2)除了毫米波振荡器和注入锁定分频器之外,本文还设计了由可再生的注入锁定分频器、CML高速四分频器、可编程分频比分频器组成的分频链路,以及鉴频鉴相器、电荷泵等电路模块,最终实现了整个毫米波锁相环系统的设计。(3)共同提出一种基于注入信号能量可调的正交分频器,使其输出相位可调,从而改善因器件失配、工艺偏差等因素引起的正交相位的误差,输出高精度的正交时钟。该正交分频器在输入信号为0dBm时,锁定范围达到9-20GHz,超过75%的锁定范围,并且绝对相位误差的平均值小于0.26。。(4)在(3)的基础上,针对光通信中时间交织ADC的应用需求,设计实现了一个6/8 GHz的正交锁相环。在该锁相环可以覆盖5.8～6.5 GHz以及7.1～8.3GHz这两个频率范围,满足项目需求。VCO以及注入锁定分频器输出的相位噪声在1MHz的频偏处为-105dBc/Hz。(5)这两次设计都采用TSMC 65nm CMOS的工艺流片,目前正在测试。