作为模拟信号和数字处理之间的纽带,模/数(A/D)转换器是现代通信、雷达、声纳以及众多消费电子产品中的关键器件。随着数据存储通道读取的速度快速的增加,超高速A/D转换器的设计显的日益重要。在超高速中精度的应用中,全并行结构(Full Flash)A/D转换器被认为是唯一可行的结构。比较器是所有A/D转换器,尤其是Flash A/D转换器中的关键模块。比较器的性能,尤其是速度、功耗和噪声对整个模数转换器的速度、精度和功耗都有着至关重要的影响。一般的超高速比较器都是采用锁存比较器结构以满足速度的要求,但是通常的CMOS锁存比较器存在很大的失调电压,严重的影响了比较器的精度,限制了CMOS锁存比较器在高速高精度A/D转换器中的应用。因此,当前的高速比较器一般都采用预放大再生锁存比较器。基于预放大再生锁存理论,本论文提出了一种应用于超高速Flash A/D转换器的超高速CMOS比较器电路。该比较器包括以正负电阻并联为负载的全差分结构的前置放大电路,采用以反相器首尾连接成的双稳态结构为核心的动态再生锁存电路和由两个交叉耦合NMOS晶体管和简单的PMOS共源放大输入组成的输出锁存电路。当时钟信号为低电平时,再生锁存电路复位,输入信号和参考信号之差被前置放大电路放大,负载采用并联的正负电阻的结构允许前置放大电路在获得大的带宽的同时达到较高的增益,有效的提高了比较器的速度,降低了比较器的输入失调电压;当时钟信号为高时,前置放大电路复位,再生锁存电路进入放大状态,动态再生锁存电路讯速的将前置放大电路的输出建立到数字输出逻辑电平。基于SMIC 0.18μm CMOS工艺,采用Cadence Spectre进行设计仿真。在1.8V电源电压下,比较器可工作在1.25GHz的时钟频率下,最大失调电压为0.6mV,在1.0V的输入电压下,比较器可达到10位的精度。