论文部分内容阅读
随着集成电路的特征尺寸越来越小,工作频率越来越高,基于总线架构的片上系统(SoC, System on Chip)的可扩展性与并行性差以及全局同步困难等缺点逐渐显露出来。为了克服这些缺点,满足SoC设计的需求,片上网络(NoC, Network on Chip)的概念应运而生。在基于NoC的异构多核系统中,NoC的设计直接决定着各个IP(Intellectual Property)核之间的通信方式与通信效率,从而对系统性能有着至关重要的影响。本文中为了满足双目运算的计算需求,设计一种双端口NoC。这种NoC可以为一个资源节点同时提供两路数据,从而达到利用NoC并行性特征隐藏通信时间,提高双目运算计算效率的目的。NoC映射作为NoC领域研究的热点问题之一,其优化方案直接决定着基于NoC系统的功耗、IP核之间的通信延时以及任务的执行效率等性能指标。然而,现有的NoC映射方法往往只针对特定的应用情景,这对于应用情景较多的异构多核系统将使得不同的应用情景性能差异较大。因此,本文为了满足异构多核系统的应用需求,研究一种面向通用计算领域的异构多核系统静态映射方法。本文的主要工作如下：1.针对单端口NoC的性能缺陷,设计一种双端口NoC通信架构,并采用“包电路连接(PCC, Packet Circuit Connected)"交换技术实现基于2D Mesh和基于2DTorus拓扑结构的双端口NoC。实验结果表明：两种双端口NoC相比于单端口NoC和同维序双端口NoC,都具有一定的性能提升。2.研究一种面向通用计算领域的异构多核系统静态映射方法,并使用该方法完成基于双端口NoC异构多核系统的静态映射。在静态映射过程中首先根据各个资源节点通信与计算特征抽象出相应的通信特征图,然后以建立链路成功率为优化目标确定评估方案,最后通过遗传算法完成系统布局。3.完成基于双端口NoC异构多核系统集成,并通过双目运算实验、矩阵乘实验和FIR滤波实验评估双端口网络的性能和静态映射优化后异构多核系统的性能。实验结果表明：该系统相比于基于单端口NoC异构多核系统,双目运算效率提升约1倍；相比于随机布局的基于双端口NoC异构多核系统,矩阵乘实验和FIR滤波实验执行效率提升约为17.46%和18.92%。