视频运算放大器是视频信号处理系统的关键部分之一。当下,随着短视频和直播行业的兴起,视频运算放大器的应用场景越来越广泛,对其性能的要求也越来越高。高速和低噪声是视频运算放大器的两个关键性能指标,也是这类集成电路设计和实现的难点。与MOS器件相比,双极型器件的线性度更好、噪声更低、速度更快,更适合制作低噪声视频运放。本论文基于集成有多晶硅发射极晶体管的高速互补双极型工艺设计了一种低噪声视频运算放大器,仿真优化了电路,研究结果满足预期要求。论文的主要工作包括:（1）低噪声视频运算放大器的速度和噪声参数的详细理论分析。从简单的电路模型中求出单位增益带宽、压摆率和建立时间的数学表达式,从集成工艺、电路结构和电路参数上给出提高速度的方法。经过系统深入的理论分析,从工艺器件、电路结构和电路参数上给出降低噪声的方法。（2）低噪声视频运算放大器电路的设计、分析及优化。设计共射共基电流源来作为输入级的有源负载,相比于简单的电流镜电路,该电流源具有极高的输出阻抗。设计基极电流消除电路,使偏置电流减小到n A级别,以减小电路的噪声。选择两级运放结构,减少零极点个数,提高运放的速度。输入级采用折叠式共射共基电路进行信号的差分放大。输出级采用双重缓冲式推挽电路,提高输出电压范围和运放的带负载能力。引入频率补偿电路,提高整体电路的稳定性。仿真结果表明:10 k Hz频率下等效输入噪声电压密度为1.026 n V/√Hz,压摆率达到457.9 V/μs,增益为89.39 d B。（3）低噪声视频运算放大器芯片版图的设计和验证。首先,合理设计芯片布局,并使用寄生电容较小的高频管来提高运放的速度,在信号线两边添加地线来实现信号线的噪声隔离。然后,合理设计各个单元版图,并整合形成芯片整体版图。最后,对芯片版图进行DRC、LVS验证和优化。设计的低噪声视频运算放大器芯片整体版图的尺寸为453.8μm×506.4μm,并通过DRC、LVS验证。