由于半导体设计与制造过程的全球化,集成电路变得越来越容易受到恶意的行为和修改,集成电路在设计或制造过程中都可能会受到硬件木马的攻击,使芯片与硬件的安全性受到威胁。硬件木马技术已逐渐受到很大的重视,成为了当今一个新的研究热点。本文在FPGA的基础上进行了硬件木马电路的设计和检测工作,使用Verilog HDL语言设计了多种硬件木马电路,并且完成了硬件木马测试系统的硬件设计。文章首先综述了本文研究工作的意义,硬件木马研究的发展现状,并且重点分析介绍了硬件木马的特性,硬件木马的分类与检测方法,以及未来的发展趋势。然后自主设计出了多组组合型和时序型硬件木马电路,并且通过了功能仿真和FPGA验证。之后,在此基础上实现了硬件木马测试系统的硬件设计,对测试方法与测试平台进行了不断的改进优化,对测试数据的处理方法进行了具体详细的讨论,并且对其中的关键技术和系统的功能模块做了详细的分析和介绍。最后对设计存在的不足与缺陷进行了总结和归纳。本文的贡献主要有两点:第一点是针对IP核的特点和结构,设计了若干种硬件木马电路,提出了木马电路的设计思路和方法。第二点是通过搭建基于电流检测电阻的硬件测试系统检测硬件木马,证明了基于功耗的旁路信号分析方法检测硬件木马是可行的,并且提出了自动测试系统检测电路旁路信号的思路和方法。