静态随机存储器(Static Random Access Memory, SRAM)是数字系统的重要组成部分，常作处理器的高速缓存，提高数字系统运行速度。缩短存储器访问时间与提高存储密度是SRAM设计的重要指标。相比基于二值逻辑设计的 SRAM，多值逻辑突破传统二值逻辑信号取值“0”、“1”的限制，如多值逻辑最小基的三值逻辑，其信号可取值“0”、“1”和“2”，因此多值逻辑电路单线信息携带量高，空间或时间利用率充分，有效的降低芯片的布线面积，提高 SRAM存储密度。传统 SRAM采用 CMOS技术设计，随着特征尺寸缩小到纳米量级，互连线寄生效应带来的门延时、互连线串扰等问题越来越严重，缩短 SRAM的访问时间遇到很大的挑战。而准一维结构碳纳米管(Carbon Nanotube, CNT)因具有弹道传输特性、化学性质稳定和栅压调制便捷等特点，具有代替 CMOS工艺的可能。将 CNTs作为导电沟道可制得碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor, CNFET)。因 CNFET的极间电容仅为 MOSFET极间电容的4%，故利用 CNFET设计的三值 SRAM具有更小读写延时，可缩短 SRAM的访问时间。在信息安全领域，因利用SRAM设计的物理不可克隆函数(Physical Unclonable Functions, PUF)电路具有更好的随机性和唯一性，SRAM-PUF电路的应用可增强信息系统的安全性。论文主要研究内容如下：　　1、基于 CNFET的单端口三值 SRAM单元设计：对碳纳米场效应晶体管的结构和物理特性进行分析，仿真验证基于 CNFET设计的电路延时小、功耗低。结合多值存储原理和 CNFET的物理特性，设计一种基于 CNFET的单端口三值SRAM单元。　　2、基于 CNFET的三值高效率地址译码器设计：通过分析地址译码器工作原理，利用三值反相器设计构成地址译码器的三值基本门电路。结合三值反相器和三值门电路设计带使能端的三值高效率地址译码器，译码效率是传统地址译码器效率的(1.5)n倍。　　3、基于 CNFET的高速低功耗三值灵敏放大器设计：为提高三值 SRAM单元的读写速度，通过分析灵敏放大器和三值 SRAM原理，设计基于 CNFET的高速低功耗三值灵敏放大器。利用三值灵敏放大器可增大三值 SRAM位线电压输出摆幅，加快读写速度。　　4、基于 CNFET的高性能三值 SRAM-PUF电路设计：利用 CNFET在制造过程中产生的随机工艺偏差，得到交叉耦合三值反相器的不同预充电电流。结合PUF电路工作原理，通过三值 SRAM的竞争，产生唯一的、不可预测的输出响应，设计三值 SRAM-PUF电路。　　对以上设计的 SRAM电路和 SRAM-PUF电路利用 HSPICE进行仿真，分析电路逻辑功能、工作延时及功耗，验证三值 SRAM电路的高速低功耗特性。