论文部分内容阅读
随着集成电路技术的不断发展，电路的功耗已经成为集成电路设计过程中必须关注的问题之一。目前数字电路设计以NOT/AND/OR门为基础的Boolean逻辑实现，并已建立了系统的自动设计方法。事实上大量的研究表明，相比于用传统Boolean逻辑实现的电路，约一半的电路，如用基于XOR/AND的Reed-Muller(RM)逻辑来实现，可以实现电路面积的进一步优化，并且RM逻辑在可测试性方面具有明显的优势。相比于RM逻辑的面积优化，涉及RM逻辑的功耗优化要困难许多，这与RM逻辑对输入信号的跳变十分敏感有关。本文将结合RM逻辑电路特点，通过对目前国内外RM逻辑功耗估算方法及优化方法分析，提出了基于信号跳变密度的功耗估算方法，并且将该方法应用到有限域乘法器当中获得了有效的验证。论文主要包含以下三方面内容：1、提出新的二输入XOR门的信号跳变密度计算公式。对于CMOS电路来说，功耗的绝大部分来源于动态功耗，而动态功耗的高低与单位时间内节点电容的充放电次数直接相关。在估算电路功耗的过程中，电路的开关活动性是估算功耗的重要指标，开关活动性的计算结果的准确程度将直接影响到功耗估算的准确性。本文通过随机信号获得信号的跳变密度的初始值，并推导出二输入XOR门的信号跳变密度计算公式，同时也给出了实验验证的方法。2、将XOR网络分解为多个二输入XOR门，并利用之前提出的二输入XOR门的功耗估算方法实现XOR网络的低功耗分解。并利用Modelsim软件对分解后的XOR的信号跳变情况进行模拟验证。实验结果表明，所提出的算法在XOR网络分解优化方面比现有方法更有效。3、有限域乘法器是通信系统重要的基本单元，目前为止国内外在有限域乘法器的研究主要集中在面积和速度优化上面。为此，本文将提出的XOR网络优化算法应用在所建立得有限域乘法器模型上，通过Linux平台上的DC综合软件分析XOR网络所占乘法器的功耗比例，对比优化前后的有限域乘法器的功耗，证明了本文提出的XOR网络功耗优化方法的有效性。