论文部分内容阅读
本文提出了一种采用VHDL硬件描述语言设计新型三相正弦脉宽调制（SPWM）波形发生器的方法。该方法以直接数字频率合成技术（DDS）为核心产生三相SPWM信号。并且利用VHDL设计了死区时间可调的死区时间控制器,解决了传统的模块电路等待方法很难产生带精确死区时间控制的SPWM信号的问题。该方法在Quartus II 9.1环境平台下进行了仿真验证,并将设计程序下载到DE2-70实验板进行实验测试,用示波器测试得到了死区时间可控制的SPWM波形。