论文部分内容阅读
介绍了SoC设计方法和IP复用技术现状，探讨了可重用软IP和硬IP的设计方法、软IP设计应遵循的基本原则以及硬IP设计中的接口设计、时钟设计、测试结构设计和布局布线设计等若干个关键技术问题。基于硬IP设计思想，设计一锁相频率合成器IP模块。该模块由5个电路模块构成，集成了频率合成及自动调谐所需的主要部件．该模块在CSMC-HU的0．6μm CMOS工艺线上流片。