论文部分内容阅读
基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRⅡSRAM控制器的读写功能,设计了RapidIO到QDRⅡSRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRⅡSRAM的读写访问。Xilinx FPGA内嵌的QDRⅡSRAM控制器实现了高速QDR协议,完成对QDRⅡS