论文部分内容阅读
[摘要]本文主要研究了一种PN序列的大步进快速捕获法，该方法解决了低信噪比下长扩频码的捕获和同步问题。利用圆形状态图对大步进快速捕获法的工作原理进行研究和分析，导出由相关处理时间、搜索时间、虚警概率、检测概率和虚警“代价”时间表示的捕获时间平均值及其方差的表达式。将分析结果与单步进搜索方案进行比较，证明了大步进延迟锁定环可以使捕获时间缩短至单步进的ｍ分之一（ｍ=10~100）实现PN码的快速捕获。
[关键词]扩频通信 大步进搜索 PN码捕获 FPGA
一、引言
扩频通信有多种扩频方式，但不论使用何种方式，在整个扩频通信系统中，接收机都是非常关键的。接收机要完成二项关键任务：其一是解扩，也就是将宽带信号恢复为窄带信号；其二是对信号进行解调，对信号的解扩是通过相关技术实现的，能正确解扩的首要条件是收发双方的扩频码具有足够精度的同步。因此，扩频码的同步往往是接收机中最基本，也是难度最大的部分。同步问题可分为两部分：初始捕获和跟踪。跟踪已由延迟锁定环很好地解决了，但扩频码的同步，尤其是在低信噪比情况下长扩频码的快速捕获问题，一直没有一个性能较高又适于实际应用的解决办法。
本论文着重讨论了大步进快速捕获法的原理和性能以及大步进快速捕获延迟锁定环的电路设计，重点是电路中关键部件——多路比较器，PN码发生器和大步进逻辑发生器。本文第2节讨论了伪噪声扩频通信系统中PN码的同步问题。在第3节，具体分析了大步进快速捕获延迟锁定环的环路性能，证明该环路可以使捕获时间缩短至单步进的ｍ分之一(ｍ＝10~100)，可实现PN码的快速捕获。最后，讨论了大步进延迟锁定环的主要电路设计，应用FPGA对一些结构复杂的电路进行数字化设计。
二、扩频通信中PN码的捕获方法
大步进快速捕获法以及由它构成的大步进快速捕获延迟锁定环不但原理简单，容易实现，并且可以克服以上几种传统捕获方法的缺点，具有捕获时间短（较单步进短一至两个数量级）、捕获灵敏度高的特点，是一种在扩频通信领域有广泛应用前景的PN码捕获方法。
在相干扩频通信系统中，接收端的已调信号一般可以表示为：
在式（1）中 n'(t)白高斯信道噪声，T相对发射机的时延，A输入信号载波幅度，PN(t)伪噪声码，d(t)数据信息码，ω0载波角频率。θ0载波初始相位。大步进搜索实现PN码快速捕获的实质就是将要搜索的q相位单元分为q/m段，每段m个相位单元，用大步进电路使本地PN码逐段移动（即每次步进ｍ个相位单元），每移动一段，做一次ｍ路并列相关判决。由于大步进搜索每次相关判决同时对ｍ个相位进行，而单步进搜索每次相关判决只对一个相位进行，故而大步进的捕获时间较单步进可以缩短1/m实现快捕。
使用大步进搜索方法的大步进快速捕获延迟锁定环的实现机理见图1。图1中R(t)为接收信号，它与m+2路本地PN码相乘，每路代表了一个PN码相位再经窄带滤波与包络检波，得到<0>~这m+2路相关运算结果。
图1大步进快速捕获延迟锁定环的实现机理
（其中：WBPF为宽带滤波器, NBPF为窄带滤波器）
将其中的ｍ路(<0>~)送入多路比较判决电路，与门限Vt比较。当ｍ路相关运算结果都小于判决门限Vt(无相关输出)，代表这ｍ个PN码的相位都没有与发端PN码对齐，此时由判决输出端控制大步进电路，使本地PN码大步进ｍ位，进入下一段相关处理；如果ｍ路相关运算结果中有一路超过门限Vt（有相关输出），说明该路（设为第i路）代表的PN码相位已经与发端PN码对齐，此时由判决输出端控制大步进电路，停止大步进。一旦大步进停止，则通过比较输出(1)~(m)控制开关网络将该同步路的滞后路(第i+1路)和超前路（第i-1路）分别接入差分器的正端和负端，闭和延迟锁定环，进入跟踪阶段。
三、大步进快速捕获延迟锁定环捕获性能分析
1．平均捕获时间和捕获方差计算
假设有q个相位单元要搜索，而且步进量是一个码元宽度（Tc秒），于是q等于被搜索PN码的周期长度。在大步进快速捕获延迟锁定环中，并列乘法器的每一路性能都相同，相关处理时间都为λTc秒。大步进ｍ个码片所需的时间为ｍTc秒。检测概率为PF，虚警概率为PD，产生一次虚警的“代价”时间为KTc秒（K的计算在下面的分析中给出）。相关结果超过门限值VT称为“命中”。如果得到一次真实的“命中”，系统就捕获到信号，搜索过程完成。
假设相关器输出高于门限VT（此时认为发现一次“命中”），于是本地PN码相位驻留，判决比较电路继续对相关器输出与门限VT作比较。如果相关器输出未高于门限VT（此时认为未发现“命中”），则本地PN码相位立刻大步进ｍ位，进入下段搜索。在这种假设下，可推出虚警“代价”时间KTc中的K为：
(2)
大步进快速捕获延迟锁定环的搜索过程可以看作一个随机马尔科夫过程，其生成函数的圆形状态图如图2所示。
图2 LSDLL圆形状态流程图
实际中，m取10~100，q>>m，所以N满足N>>1。λ的取值可与q相比（为使捕获灵敏度高，λ一般>>q），故认为λ>>m（λ>>m意味着大步进m位所需时间mTc与相关处理时间λTc相比很小，可忽略）。此时，可以得到捕获时间的均值和方差[4]，[5]，[6]：
如果要采用单步进搜索方法，则平均捕获时间，捕获时间方差在步进量为一个码元q>>1条件下的近似值由下面两式给出：
(6)
比较式(3)与式(5)、式(4)与式(6)可知，在相同的PF和PD下，大步进方案捕获时间平均值近似为单步进搜索时间平均值的N/q=1/m倍，捕获时间方差相应比值近似为N2/q2=1/m2。
在实际系统中取ｍ=10~100，故采用大步进快速捕获延迟锁定环可以成数量级地缩短捕获时间，这正是我们期望的。
四、大步进快速捕获延迟锁定环的FPGA实现
大步进延迟锁定环路中，大步进电路的作用是实现大步进逻辑，即根据判决输出Vc电平高低控制本地PN码的步进；当VC为低电平时，使本地PN码大步进ｍ位，当Vc为高电平时，停止本地PN码的步进，大步进逻辑电路如图3所示。
信号输入为Fvco和VC，Fvco为压控振荡器产生的时钟脉冲，VC为判决电压。当判决电压为为低电平时表示未同步，此时大步进电路开始工作。在初始状态下，通过S输入高电平驱动电路工作，此时3分频器开始以Fvco为时钟计数3个脉冲，当3个脉冲计满时输出一个高电平，此高电平再通过反门接至10计数器的使能端，驱使其进入工作状态，10计数器也以Fvco为时钟源计数10个脉冲，在计数过程中输出低电平，此低电平与S信号经由或门到达3分频器使能端，抑制3分频器工作，而在10个脉冲计满时又以高电平驱动3分频器工作。在输出加上了一个D触发器，以2倍的Fvco为D触发器的时钟，这样可以有效地滤除毛刺，解决了冒险竞争问题。大步进电路的仿真波形如图4所示，从图中我们可以看到在VC为低电平时，步进电路每隔10个脉冲扣掉3个脉冲，实现大步进捕获。而当VC为高电平时，捕获停止。从图中我们还可以看出经过D触发器的信号FPN滤除了之前信号FPNA的毛刺。
五、结论
本文围绕扩频通信中PN码的快速捕获方法做了大量讨论，提出一种新的适用于低信噪比下长PN码快速捕获的方法，并对其进行了深入的研究和广泛的实验。大步进快速捕获延迟锁定环是一种很好的针对低信噪比下长PN码快速捕获的方法，其捕获时间较单步进可缩短1/m（m为步进数）。当m选取较大数值时，捕获时间甚至可成数量极缩短。采用复杂可编程逻辑技术对环路中PN码发生器和大步进逻辑产生器等关键部件进行数字化设计不但可以减小整个环路的电路体积。
参考文献：
[1][美]Wayne Tomasi . 王曼珠译. 电子通信系统（第四版）. 北京：电子工业出版社，2002.
[2][美]John G.Proakis . 芝慧，赵新胜译. 通信系统工程（第二版）.北京：电子工业出版社，2002.
[3][奥]Andreas F.Molisch . 许希斌，赵明译. 宽带无线数字通信.北京：电子工业出版社，2002.
[4][奥]Andreas F.Molisch. Wideband Wirless Digital Communication 北京：电子工业出版社，2002.
[5]Jean-Paul Sandoz,，Cédric Zaugg . Acquisition and Tracking without switching of Mode in combined FH/DS Spread-Spectrum Communication Systems . 北京：电子工业出版社，1997.
[6]M.Stojanovic，L.Freitag.Acquisition of Direct Sequence Spread SpectrumAcoustic Communication Signals.
（作者单位：吉林交通职业技术学院）
[关键词]扩频通信 大步进搜索 PN码捕获 FPGA
一、引言
扩频通信有多种扩频方式，但不论使用何种方式，在整个扩频通信系统中，接收机都是非常关键的。接收机要完成二项关键任务：其一是解扩，也就是将宽带信号恢复为窄带信号；其二是对信号进行解调，对信号的解扩是通过相关技术实现的，能正确解扩的首要条件是收发双方的扩频码具有足够精度的同步。因此，扩频码的同步往往是接收机中最基本，也是难度最大的部分。同步问题可分为两部分：初始捕获和跟踪。跟踪已由延迟锁定环很好地解决了，但扩频码的同步，尤其是在低信噪比情况下长扩频码的快速捕获问题，一直没有一个性能较高又适于实际应用的解决办法。
本论文着重讨论了大步进快速捕获法的原理和性能以及大步进快速捕获延迟锁定环的电路设计，重点是电路中关键部件——多路比较器，PN码发生器和大步进逻辑发生器。本文第2节讨论了伪噪声扩频通信系统中PN码的同步问题。在第3节，具体分析了大步进快速捕获延迟锁定环的环路性能，证明该环路可以使捕获时间缩短至单步进的ｍ分之一(ｍ＝10~100)，可实现PN码的快速捕获。最后，讨论了大步进延迟锁定环的主要电路设计，应用FPGA对一些结构复杂的电路进行数字化设计。
二、扩频通信中PN码的捕获方法
大步进快速捕获法以及由它构成的大步进快速捕获延迟锁定环不但原理简单，容易实现，并且可以克服以上几种传统捕获方法的缺点，具有捕获时间短（较单步进短一至两个数量级）、捕获灵敏度高的特点，是一种在扩频通信领域有广泛应用前景的PN码捕获方法。
在相干扩频通信系统中，接收端的已调信号一般可以表示为：
在式（1）中 n'(t)白高斯信道噪声，T相对发射机的时延，A输入信号载波幅度，PN(t)伪噪声码，d(t)数据信息码，ω0载波角频率。θ0载波初始相位。大步进搜索实现PN码快速捕获的实质就是将要搜索的q相位单元分为q/m段，每段m个相位单元，用大步进电路使本地PN码逐段移动（即每次步进ｍ个相位单元），每移动一段，做一次ｍ路并列相关判决。由于大步进搜索每次相关判决同时对ｍ个相位进行，而单步进搜索每次相关判决只对一个相位进行，故而大步进的捕获时间较单步进可以缩短1/m实现快捕。
使用大步进搜索方法的大步进快速捕获延迟锁定环的实现机理见图1。图1中R(t)为接收信号，它与m+2路本地PN码相乘，每路代表了一个PN码相位再经窄带滤波与包络检波，得到<0>~
图1大步进快速捕获延迟锁定环的实现机理
（其中：WBPF为宽带滤波器, NBPF为窄带滤波器）
将其中的ｍ路(<0>~
三、大步进快速捕获延迟锁定环捕获性能分析
1．平均捕获时间和捕获方差计算
假设有q个相位单元要搜索，而且步进量是一个码元宽度（Tc秒），于是q等于被搜索PN码的周期长度。在大步进快速捕获延迟锁定环中，并列乘法器的每一路性能都相同，相关处理时间都为λTc秒。大步进ｍ个码片所需的时间为ｍTc秒。检测概率为PF，虚警概率为PD，产生一次虚警的“代价”时间为KTc秒（K的计算在下面的分析中给出）。相关结果超过门限值VT称为“命中”。如果得到一次真实的“命中”，系统就捕获到信号，搜索过程完成。
假设相关器输出高于门限VT（此时认为发现一次“命中”），于是本地PN码相位驻留，判决比较电路继续对相关器输出与门限VT作比较。如果相关器输出未高于门限VT（此时认为未发现“命中”），则本地PN码相位立刻大步进ｍ位，进入下段搜索。在这种假设下，可推出虚警“代价”时间KTc中的K为：
(2)
大步进快速捕获延迟锁定环的搜索过程可以看作一个随机马尔科夫过程，其生成函数的圆形状态图如图2所示。
图2 LSDLL圆形状态流程图
实际中，m取10~100，q>>m，所以N满足N>>1。λ的取值可与q相比（为使捕获灵敏度高，λ一般>>q），故认为λ>>m（λ>>m意味着大步进m位所需时间mTc与相关处理时间λTc相比很小，可忽略）。此时，可以得到捕获时间的均值和方差[4]，[5]，[6]：
如果要采用单步进搜索方法，则平均捕获时间，捕获时间方差在步进量为一个码元q>>1条件下的近似值由下面两式给出：
(6)
比较式(3)与式(5)、式(4)与式(6)可知，在相同的PF和PD下，大步进方案捕获时间平均值近似为单步进搜索时间平均值的N/q=1/m倍，捕获时间方差相应比值近似为N2/q2=1/m2。
在实际系统中取ｍ=10~100，故采用大步进快速捕获延迟锁定环可以成数量级地缩短捕获时间，这正是我们期望的。
四、大步进快速捕获延迟锁定环的FPGA实现
大步进延迟锁定环路中，大步进电路的作用是实现大步进逻辑，即根据判决输出Vc电平高低控制本地PN码的步进；当VC为低电平时，使本地PN码大步进ｍ位，当Vc为高电平时，停止本地PN码的步进，大步进逻辑电路如图3所示。
信号输入为Fvco和VC，Fvco为压控振荡器产生的时钟脉冲，VC为判决电压。当判决电压为为低电平时表示未同步，此时大步进电路开始工作。在初始状态下，通过S输入高电平驱动电路工作，此时3分频器开始以Fvco为时钟计数3个脉冲，当3个脉冲计满时输出一个高电平，此高电平再通过反门接至10计数器的使能端，驱使其进入工作状态，10计数器也以Fvco为时钟源计数10个脉冲，在计数过程中输出低电平，此低电平与S信号经由或门到达3分频器使能端，抑制3分频器工作，而在10个脉冲计满时又以高电平驱动3分频器工作。在输出加上了一个D触发器，以2倍的Fvco为D触发器的时钟，这样可以有效地滤除毛刺，解决了冒险竞争问题。大步进电路的仿真波形如图4所示，从图中我们可以看到在VC为低电平时，步进电路每隔10个脉冲扣掉3个脉冲，实现大步进捕获。而当VC为高电平时，捕获停止。从图中我们还可以看出经过D触发器的信号FPN滤除了之前信号FPNA的毛刺。
五、结论
本文围绕扩频通信中PN码的快速捕获方法做了大量讨论，提出一种新的适用于低信噪比下长PN码快速捕获的方法，并对其进行了深入的研究和广泛的实验。大步进快速捕获延迟锁定环是一种很好的针对低信噪比下长PN码快速捕获的方法，其捕获时间较单步进可缩短1/m（m为步进数）。当m选取较大数值时，捕获时间甚至可成数量极缩短。采用复杂可编程逻辑技术对环路中PN码发生器和大步进逻辑产生器等关键部件进行数字化设计不但可以减小整个环路的电路体积。
参考文献：
[1][美]Wayne Tomasi . 王曼珠译. 电子通信系统（第四版）. 北京：电子工业出版社，2002.
[2][美]John G.Proakis . 芝慧，赵新胜译. 通信系统工程（第二版）.北京：电子工业出版社，2002.
[3][奥]Andreas F.Molisch . 许希斌，赵明译. 宽带无线数字通信.北京：电子工业出版社，2002.
[4][奥]Andreas F.Molisch. Wideband Wirless Digital Communication 北京：电子工业出版社，2002.
[5]Jean-Paul Sandoz,，Cédric Zaugg . Acquisition and Tracking without switching of Mode in combined FH/DS Spread-Spectrum Communication Systems . 北京：电子工业出版社，1997.
[6]M.Stojanovic，L.Freitag.Acquisition of Direct Sequence Spread SpectrumAcoustic Communication Signals.
（作者单位：吉林交通职业技术学院）