论文部分内容阅读
本文介绍了28nm/40nm存储器I P的设计挑战及智原科技提供的相应解决方案。硅验证的结果也证明了有效性。这些技术包括:ROM设计裕度改进、SRAM读写辅助方案、在低VCC电压自适跟踪的检测裕度控制方案和在双端口SRAM中同时访问双端口时单元电流增强。所提出的方法都是对工艺参数波动容忍,适合编译器的有效解决方案并减少面积开销。