论文部分内容阅读
本文基于FPGA设计了JPEG图像压缩中的离散余弦变换（DCT）,通过改进算法,优化结构,在合理利用硬件资源的条件下,有效挖掘出算法内部的并行性。设计了并行查找表结构的乘法器,采用了流水线优化算法解决时间并行性问题,提高了运算速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明：文中所提出的算法在速度和资源利用方面均达到了较好的状态,可满足实时JPEG图像压缩的要求。